模數轉換器（Analog to Digital Converter，簡稱A/D轉換器，或ADC），通常是將模擬信號轉變為數字信號。作為模擬電路中重要的元器件，本文將會介紹模數轉換器的原理、分類及技術指標等基礎知識。 ADC的發展 隨著電子技術的迅速發展以及計算機在自動檢測和自動控制系統中的廣泛應用，利用數字系統處理模擬信號的情況變得更加普遍。數字電子計算機所處理和傳送的都是不連續的數字信號，而實際中遇到的大都是連續變化的模擬量，模擬量經傳感器轉換成電信號的模擬量后，需經模/數轉換變成數字信號才可輸入到數字系統中進行處理和控制，因而作為把模擬電量轉換成數字量輸出的接口電路-A/D轉換器是現實世界中模擬信號向數字信號的橋梁，是電子技術發展的關鍵和瓶所在。 自電子管A/D轉換器面世以來，經歷了分立半導體、集成電路數據轉換器的發展歷程。在集成技術中，又發展了模塊、混合和單片機集成數據轉換器技術。在這一歷程中，工藝制作技術都得到了很大改進。單片集成電路的工藝技術主要有雙極工藝、CMOS工藝以及雙極和CMOS相結合的BiCMOS工藝。模塊、混合和單片集成轉換器齊頭發展，互相發揮優勢，互相彌補不足，開發了適用不同應用要求的A/D和D/A轉換器。近年來轉換器產品已達數千種。 ADC原理 D/A轉換器是將輸入的二進制數字量轉換成模擬量，以電壓或電流的形式輸出。 模數轉換一般要經過采樣、保持和量化、編碼這幾個步驟。 ADC的主要類型 目前有多種類型的ADC，有傳統的并行、逐次逼近型、積分型ADC，也有近年來新發展起來的∑-Δ型和流水線型ADC，多種類型的ADC各有其優缺點并能滿足不同的具體應用要求。低功耗、高速、高分辨率是新型的ADC的發展方向，同時ADC的這一發展方向將適應現代數字電子技術的發展。 并行比較ADC 并行比較ADC是現今速度最快的模/數轉換器，采樣速率在1GSPS以上，通常稱為“閃爍式”ADC。它由電阻分壓器、比較器、緩沖器及編碼器四種分組成。這種結構的ADC所有位的轉換同時完成，其轉換時間主取決于比較器的開關速度、編碼器的傳輸時間延遲等。增加輸出代碼對轉換時間的影響較小，但隨著分辨率的提高，需要高密度的模擬設計以實現轉換所必需的數量很大的精密分壓電阻和比較器電路。輸出數字增加一位，精密電阻數量就要增加一倍，比較器也近似增加一倍。 閃爍式ADC的分辨率受管芯尺寸、過大的輸入電容、大量比較器所產生的功率消耗等限制。結果重復的并聯比較器如果精度不匹配，還會造成靜態誤差，如會使輸入失調電壓增大。同，這一類型的ADC由于比較器的亞穩壓、編碼氣泡，還會產生離散的、不精確的輸出，即所謂的“火花碼”。這類ADC的優點是模/數轉換速度最高，缺點是分辨率不高，功耗大，成本高。 現代發展的高速 ADC電路結構主要采用這種全并行的ADC，但由于功率和體積的限制，要制造高分辨率閃爍式ADC是不現實的。 由兩個較低分辨率的閃爍式ADC構成較高分辨率的半閃爍式ADC或分級型ADC是當今世界制造高速ADC的主要方式。圖2所示是一個8位的兩級并行半閃爍式ADC的原理框圖。其轉換過程分為兩步： 第一步是粗化量化。先用并行方式進行高4位的轉換，作為轉換后的高4位輸出，同時再把數字輸出進行D/A轉換，恢復成模擬電壓。 第二步是進一步細化量化。把原輸入電壓與D/A 轉換器輸出的模擬電壓相減，其差值再進行低4全的A/D轉換。然后將上述兩級A/D轉換器的數字輸出并聯后作為總的輸出。這樣，在轉換速度上作出了一點犧牲，但解決了分辨率提高和元件數目刷增的矛盾。 逐次逼近型ADC 逐次逼近型ADC是應用非常廣泛的模/數轉換方法，它由比較器、D/A轉換器、比較寄存器SAR、時鐘發生器以及控制邏輯電路組成，將采樣輸入信號與已知電壓不斷進行比較，然后轉換成二進制數。 其原理圖如圖3所示，首先將DAC的最高有效位MSB保存到SAR，接著將該值對應的電壓與輸入電壓進行比較。比較器輸出被反饋到DAC，并在一次比較前對其進行修正。在邏輯控制電路和時鐘驅動下，SAR不斷進行比較和移位操作，直到完成LSB的轉換，此時所產生的 DAC輸出逼近輸入電壓的±1/2LSB。當每一位都確定后，轉換結果被鎖存到SAR并作為ADC輸出。 積分型ADC 積分型ADC又稱為雙斜率或多斜率ADC，是應用比較廣泛的一類轉換器。它的基本原理是通過兩次積分將輸入的模擬電壓轉換成與其平均值成正比的時間間隔。與此同時，在此時間間隔內利用計數器對時鐘脈沖進行計數，從而實現A/D轉換。其原理圖如圖4所示。其工作分為兩個階段，第一階段為采樣期；第二階段為比較期。通過兩次積分和計數器的計數可以得到模擬信號的數字值D=2nV1/VR，其中n為計數器的位數，V1為輸入電壓在固定時間間隔內的平均值。 壓頻變換型ADC 前面所講到的并行比較ADC和逐次逼近型ADC均屬于直接轉換ADC，而積分型和下面所講到的壓頻變換型ADC則屬于間接ADC。壓頻變換型ADC是先將輸入模擬信號的電壓轉換成頻率與其成正比的脈沖信號，然后在固定的時間間隔內對此脈沖信號進行計數，計數結果即為正比于輸入模擬電壓信號的數字量。從理論上講，這種ADC的分辨率可以無限增加，只要采用時間長到滿足輸出頻率分辨率要求的累積脈沖個數的寬度即可。其優點是：精度高、價格較低、功耗較低。缺點是：類似于積分型ADC，其轉換速率受到限制，12位時為100～300SPS。 ∑-Δ型ADC 與一般的ADC不同，∑-Δ型ADC不是直接根據抽樣第一個樣值的大小進行量化編碼，而根據前一量值與后一量值的差值即所謂的增量的大小來進行量化編碼。從某種意義講，它是根據信號波形的包絡線進行量化編碼的?！?Δ型ADC由兩部分組成，第一部分為模擬∑-Δ調制器，第二部分為數字抽取濾波器，如圖5所示?！?Δ調制器以極高的抽樣頻率對輸入模擬信號進行抽樣，并對兩個抽樣之間的差值進行低位量化，從而得到用低位數碼表示的數字信號即∑-Δ碼；然后將這種∑-Δ碼送給第二部分的數字抽取濾波器進行抽取濾波，從而得到高分辨率的線性脈沖編碼調制的數字信號。因此抽取濾波器實際上相當于一個碼型變換器。由于∑--△具有極高的抽樣速率，通常比奈奎斯特抽樣頻率高出許多倍，因此∑--△轉換器又稱為過抽樣A/D轉換器。 目前，∑--△型ADC分為四類： （1）高速類ADC； （2）調制解調器類ADC； （3）編碼器類ADC； （4）傳感器低頻測量ADC。 其中每一類∑--△型ADC又分為許多型號，給用戶帶來極大方便。 流水線型（Pipeline）ADC又稱為子區式ADC，它由若干級級聯電路組成，每一級包括一個采樣/保持放大器、一個低分辨率的ADC和DAC以及一個求和電路，其中求和電路還包括可提供增益的級間放大器?？焖倬_的n位轉換器分成兩段以上的子區（流水線）來完成。 首級電路的采樣/保持器對輸入信號取樣后先由一個m位分辨率粗A/D轉換器對輸入進行量化，接著用一個至少n位精度的乘積型數模轉換器（MDAC）產生一個對應于量化結果的模/擬電平并送至求和電路，求和電路從輸入信號中扣除此模擬電平。并將差值精確放大某一固定增益后關交下一級電路處理。經過各級這樣的處理后，最后由一個較高精度的K位細 A/D轉換器對殘余信號進行轉換。將上述各級粗、細A/D的輸出組合起來即構成高精度的n位輸出。圖3所示為一個14位5級流水線型ADC的原理圖，圖7 所示為每級內部結構圖。 流水線型ADC必須滿足以下不等式以便糾正重疊錯誤：式中，1為級數，m為各級中ADC的粗分辨率，k為精細ADC的細分辨率，而 n是流水線ADC的總分辨率。流水線ADC不但簡化了電路設計，還具有如下優點：每一級的冗余位優化了重疊誤差的糾正，具有良好的線性和低失調；每一級具有獨立的采樣/保持放大器，前一級電路的采樣/保持可以釋放出來用于處理下一次采樣，因此允許流水線各級同時對多個采樣進行處理，從而提高了信號的處理速度，典型的為 Tconv《100ns；功率消耗低；很水有比較器進入亞穩態，從根本上消除了火花碼和氣泡，從而大大減少了ADC的誤差；多級轉換提高了ADC的分辨率。同時流水線型ADC也有一些缺點：復雜的基準電路和偏置結構；輸入信號必須穿過數級電路造成流水延遲；、同步所有輸出需要嚴格的鎖存定時；對工藝缺陷敏感，對印刷線路板更為敏感，它們會影響增益的線性、失調及其它參數。 模數轉換器的主要技術指標 分辨率 通常以輸出二進制或十進制數字的位數表示分辨率的高低，因為位數越多，量化單位越小，對輸入信號的分辨能力就越高。 例如：輸入模擬電壓的變化范圍為 0～5 V，輸出 8 位二進制數可以 分辨的最小模擬電壓為 5 V&mes;2－8 ＝20 mV；而輸出 12 位二進制數可以 分辨的最小模擬電壓為 5 V&mes;2－12≈1.22 mV。 轉換誤差 它是指在零點和滿度都校準以后，在整個轉換范圍內，分別測量各個 數字量所對應的模擬輸入電壓實測范圍與理論范圍之間的偏差，取其 中的最大偏差作為轉換誤差的指標。通常以相對誤差的形式出現，并 以 LSB 為單位表示。例如 ADC0801 的相對誤差為±? LSB。 轉換速度