屏蔽電磁干擾和電磁干擾的設計與屏蔽技術

　　現代智能手機、豆莢、平板電腦和個人電腦功能的不斷完善，證明了設計師在更少空間中做更多工作的能力。然而，隨著硅的幾何尺寸變小，對噪聲的敏感度會越來越高。例如，當試圖通過天線恢復非常低電平信號時，這是有問題的。除了從周圍的噪聲提供免疫力，設計師也面臨著壓制排放達到嚴格的電磁輻射需要（EMR）和射頻干擾（RFI）的法規。1982，除了排放標準外，FCC被授權管理消費者電子設備對EMR的易感性。

　　問題

　　數字系統通常有許多時鐘運行。再加上設計師喜歡尖銳，干凈的邊上數字線（快速上升和下降時間），越尖銳的邊緣，更多的諧波結果。很容易看出為什么，有這么多的頻率在播放，周圍都有輻射。一個信號路徑是1/4，1/2，或時鐘頻率的波長成為天線，90度方向的變化（如印刷電路板上的通孔），也可以成為輻射點。

　　Fortunately， while the clock frequencies in our designs have been increasing in number and frequency， the logic voltage levels have been decreasing. Since radiated power is proportional to the voltage swings， the transition from early low frequency 12 V CMOS logic levels to modern 3.3 to 1.8 V logic levels has made the engineer’s life a bit easier in the quest to control radiated power. On the other hand， this blessing can also prove to be a curse， as lower level signals are more susceptible to noise and interference from local sources. Let’s look at what can be done.