許多高性能混合信號產品，如高速模數轉換器（ADC）和數模轉換器（DAC）、捷變射頻（RF）收發器、時鐘、專用集成電路（ASIC）和現場可編程門陣列（FPGA）等，需要超低噪聲、低壓差（LDO）線性穩壓器來提供干凈電源，從而最大程度地提高信號鏈性能。對更多集成功能和更低功耗的高要求，使得這些大規模混合信號集成電路（IC）的設計工藝尺寸越來越小（例如28 nm或更小），以便容納更多晶體管。這種趨勢同樣影響了電源要求。近年來，內核電源電壓持續降低，但為了支持更多模擬或數字功能，負載電流顯著提高（例如3 A以上）。
　　在特定應用中，要找到能同時滿足超低噪聲和高負載電流這兩個設計目標的合適LDO穩壓器是相當困難的，因為市場上的LDO穩壓器產品非常有限，即使有合適的器件，用戶也可能要支付額外的費用。因此，針對高電流應用，有時候將LDO穩壓器并聯起來會很有利。在高負載應用中，相比于單個LDO穩壓器，并聯LDO穩壓器具有許多優勢，包括熱量和功率損耗會分配在多個LDO穩壓器封裝上。另外，并聯LDO穩壓器還能改善壓差，提高電源抑制比（PSRR）性能，因為與單個LDO穩壓器相比，各LDO穩壓器的工作電流更低。圖1所示為一個高性能混合信號產品的電源圖。兩個ADP1763器件并聯以提供內核電壓，如圖1所示。
　　
　　圖1.混合信號產品電源圖
　　本應用筆記介紹兩種并聯方法：無源和有源。對于無源并聯，兩個可調ADP1763器件通過鎮流電阻并聯在一起。對于有源并聯，一個低失調軌到軌放大器ADA4051-1調節ADP1763器件的輸出電壓，通過檢測兩個ADP1763器件的電流差來實現均流。實驗測試結果顯示了兩種方法的優點和缺點。
　　
　　目錄
　　修訂歷史
　　2016年10月—修訂版0：初始版
　　均流方法
　　一般而言，用戶簡單地將兩個LDO穩壓器并聯是不能實現均流的，由于容差，兩個LDO穩壓器的輸出電壓可能不匹配；比如LDO基準電壓不同、反饋電阻不一致、印刷電路板（PCB）寄生特性不一致等。LDO穩壓器的輸出電壓不匹配可能引起負載電流嚴重不平衡。在最不利情況下，它可能導致一個LDO承受大部分負載，從而觸發限流保護。
　　ADP1763是一款LDO線性穩壓器，采用單輸入電源工作，輸入電壓低至1.1 V，無需外部偏置電源，提供高達3 A的輸出電流。ADP1763的輸出噪聲非常低，在100 Hz至100 kHz范圍內僅有2 μV rms。ADP1763的超低輸出噪聲特性是通過如下方法實現的：LDO誤差放大器保持單位增益，并設置基準電壓等于輸出電壓。單位增益架構的優勢是LDO輸出噪聲與輸出電壓設置無關。更多信息參見圖2。