引 言
　　開放式體系結構的數控系統已成為當今數控技術的發展方向，而其中的基于計算機標準總線的“PC+運動控制卡”結構則是今后開放式數控技術發展的主流。此類數控系統通常選用高速DSP作為運動控制卡CPU，采用主從式控制策略，利用PC和DSP都讀取內存的方式來實現上／下位機的通信；具有信息處理能力強、開放程度高、運動軌跡控制準確、通用性好等特點，被廣泛應用于制造業自動化控制各個領域。
　　1 硬件電路總體設計
　　本項目是設計一款基于PCI總線的，以DSP芯片TMS320F2812為核心的多軸運動控制卡。將PC機的信息處理能力和開放式的特點與運動控制器的運動軌跡控制能力有機地結合在一起，利用雙口RAM作為公共存儲單元實現上／下位機的通信。為實現對多電機的半閉環控制提供了一個良好的開發平臺。
　　系統中，PC機發送各種控制命令，經PC程序進行譯碼、預處理等處理后，通過PCI總線接口芯片傳送到公共存儲器——雙口RAM中；DSP程序從雙口RAM中讀取指令或數據，并根據讀入的指令或數據進行插補運算，然后產生位置控制脈沖輸入到各個電機軸的伺服驅動器；伺服驅動器根據DSP發送的位置指令再進行插補，同時由插補運算計算的理論位置與位置反饋模塊反饋的實際位置進行比較，得到跟隨誤差，經誤差補償后形成真正的電機實際位置，并由跟隨誤差算出速度指令值，最后產生PWM脈沖控制電機運行。在本系統中，TMS320F2812芯片作為總控制器，統籌協調數控系統中各個軸的運動，而伺服驅動器則作為執行元件控制每個電機的實際運行。運動控制卡與伺服驅動器各司其職，相互配合，都發揮了各自的長處。由此組成的數控系統開放性好，可靠性高，能夠很好地滿足現階段大多數用戶對多軸聯動數控系統的要求。
　　系統硬件總體設計功能框圖如圖1所示。
　　
　　本系統的運動控制卡所選用的DSP芯片TMS320F2812有2個事件管理器（EVA、EVB），每個事件管理器可以產生5路獨立的PWM信號，其中比較寄存器3路，通用定時器2路。理論上講，1片TMS320F2812芯片最多可以控制10個伺服驅動器。而常見的數控系統有三軸聯動、五軸聯動等，運動控制卡可以控制的電機數目遠大于一個數控系統中電機的數目。因此，本系統的“PC+運動控制卡”數控系統不僅能夠滿足多軸聯動數控系統的基本要求，還具有很高的擴展性，甚至可以實現多個數控機床聯合控制，極大地增強了多軸聯動數控系統的功能。
　2 雙口RAM接口電路設計
　　2．1 雙口RAM與DSP和CH365的連接
　　本系統選用雙口RAM芯片IDT7025作為DSP與CH365雙向通信的緩沖芯片。IDT7025芯片是一款高速的8K×16位雙口靜態RAM，它提供2個獨立的端口，允許兩個（左、右）端口同時讀／寫數據，每個端口具有自己獨立的控制信號線、地址線和數據線，可高速存取數據，可與大多數高速處理器配合使用，而無需插入等待狀態。
　　雙口RAM允許2個CPU同時讀取任何存儲單元（包括同時讀同一地址單元），但不允許同時寫或一讀一寫同一地址單元。利用雙口RAM進行通信的關鍵是，如何處理好爭用沖突現象，避免由此而產生的讀／寫錯誤。常用的雙口RAM解決地址競爭的途徑有：令牌傳遞法、基于郵箱機制的INT中斷法以及插入等待周期的BUSY法等。本系統采用第2種方法。
　　下面簡要介紹一下IDT7025中斷的原理：當用戶要用到中斷功能時，內存中的1FFE和1FFF單元將作為中斷標志郵箱傳遞命令信息。當左端口定義為寫狀態（CEL=R／WL=VIL），且在內存1FFF中進行寫操作時，右端口的中斷標志INTR為低電平，可以向右端口發出中斷請求；當右端口對地址1FFF進行訪問時（CER=OER=VIL），無論讀寫都可以清除右端口中斷標志INTR。相反也是一樣的，當右端口對內存1FFE進行寫操作時，左端口可以發出中斷請求；當左端口訪問地址1FFE時，清除左端口中斷標志。使用中斷時，向1FFF和1FFE寫的內容由用戶自行定義，本系統中設定：申請中斷時向郵箱寫入1或其他大于O的整數，清除中斷時向郵箱寫入O。
　　系統中雙口RAM IDT7025作為DSP與PC機之間的共享數據空間，右端口與CH365相連，映射到CH365的存儲空間；左端口與DSP相連，映射到TMS320F2812的區域0。由于IDT7025的供電電壓為5 V，因此，在DSP芯片與雙口RAM芯片之間加入了一個電壓轉換芯片SN74LVTHl6245，其硬件連接示意圖如圖2所示。將圖2中的雙口RAM劃為2個存儲空間，即PC通過寫高4 KB空間向DSP發送指令，DSP通過寫低4KB空間向PC機反饋數據。
　　2．2 數據總線擴展電路設計
　　由于系統采用了雙口RAM作為DSP和CH365之間數據傳輸的緩沖芯片，而TMS320F2812的地址總線為19位，IDT7025為13位，CH365為16位，因此，把IDT7025的13位地址線A［O．．12］分別與DSP的地址線XA［O．．12］和CH365的地址線A［O．．12］相連，并將CH365的地址線A0用作數據總線擴展的使能信號。
　　TMS320F2812與IDT7025的數據寬度皆為16位，由于TMS320F2812的I／O電源為3．3 V，IDT7025的電源為5 V，因此二者數據線之間需要連接一個電壓轉化芯片SN74LVTHl6245，并通過XR／W信號控制數據傳遞的方向；而CH365的數據寬度為8位，為使其與16位雙口RAM正常通信，系統利用CPLD對CH365的數據總線進行了擴展。CPLD芯片選用A1tera公司生產的EPM7064，通過CH365地址線A0的使能對16位數據進行分時讀／寫，從而解決了數據總線的擴展問題。其內部邏輯電路如圖3所示，其中主要包括2個鎖存器（74373b），和2個三態門緩沖器（74541b）。