既然是介紹 JTAG 調試，還是讓我們從 IEEE 的 JTAG 調試標準開始吧。JTAG 是 JOINT

　　TEST ACTION GROUP 的簡稱。IEEE 1149.1 標準就是由 JTAG 這個組織最初提出的，最終由

　　IEEE 批準并且標準化的。所以，這個 IEEE 1149.1 這個標準一般也俗稱 JTAG 調試標準。

　　接 下 來的這 一 部分， 主 要簡單 的 介紹了 TAP （TEST ACCESS PORT） 和

　　BOUNDARY-SCAN ARCHITECTURE 的基本構架。雖然不是很全面，但對了解 JTAG 的基本

　　原理來說，應該是差不離了。如果希望更全面深入的了解 JTAG 的工作原理，可以參考 IEEE

　　1149.1 標準。

　　2-1 邊界掃描

　　在 JTAG 調試當中，邊界掃描（Boundary-Scan）是一個很重要的概念。邊界掃描技術的

　　基本思想是在靠近芯片的輸入輸出管腳上增加一個移位寄存器單元。因為這些移位寄存器單

　　元都分布在芯片的邊界上（周圍），所以被稱為邊界掃描寄存器（Boundary-Scan Register Cell）。

　　當芯片處于調試狀態的時候，這些邊界掃描寄存器可以將芯片和外圍的輸入輸出隔離開來。

　　通過這些邊界掃描寄存器單元，可以實現對芯片輸入輸出信號的觀察和控制。對于芯片的輸

　　入管腳，可以通過與之相連的邊界掃描寄存器單元把信號（數據）加載倒該管腳中去；對于

　　芯片的輸出管腳，也可以通過與之相連的邊界掃描寄存器“捕獲”（CAPTURE）該管腳上的

　　輸出信號。在正常的運行狀態下，這些邊界掃描寄存器對芯片來說是透明的，所以正常的運

　　行不會受到任何影響。這樣，邊界掃描寄存器提供了一個便捷的方式用以觀測和控制所需要

　　調試的芯片。另外，芯片輸入輸出管腳上的邊界掃描（移位）寄存器單元可以相互連接起來，

　　在芯片的周圍形成一個邊界掃描鏈（Boundary-Scan Chain）。一般的芯片都會提供幾條獨立的

　　邊界掃描鏈，用來實現完整的測試功能。邊界掃描鏈可以串行的輸入和輸出，通過相應的時

　　鐘信號和控制信號，就可以方便的觀察和控制處在調試狀態下的芯片。