微電子技術和計算機技術的飛速發展，使得現代電子系統的設計和應用進入了—個全新的時代。系統芯片 SOC（System OnChip）從—個概念變成為現實，EDA技術已成為支撐電子設計的通用平臺，并走向支持系統級的設計發展 I］。Ver—ilogHDL是 一種在 C語言基礎上發展起來的優秀的硬件描述語言，在 ASIC設計領域 占據了主導地位。VerilogHDL作為一種通用的標準 EDA設 汁語言，在設計電子系統中有著廣泛的應用。其中 PCM采編器就是一例。2PCM采編器的組成工作原理PCM采編器是一種常用的數字部件 ，主要用于遙測數據采集、格式打包和信源壓縮編碼等。然界和生活中的圖象和聲音都 是連續變化無間斷的模擬信號，而數字信號在時間、空間上都是離散的，要想進行數字化傳輸，必須先轉化成為數字信號。簡單地講，其過程就是在符合抽樣定理的前提下，對模擬圖象和聲音采樣，再將時間離散化的信號按一定的量化間隔量化 ，完成幅度的離散化，然后 以特定規則編碼 ，最種形成數字信號。這就是信源數字編碼的過程。但此時的信號碼率過高（數字復 合 NTSC為 143Mbp8，數 字 復 合 PAL為177MbpS，數字分量 ITu—R601為 216MbpS（8比 特 ）或 270MbpS （10 比特 ），立 體 聲 為1-SMbpS），要經過壓縮后方可能在給定的帶寬內傳輸。信源壓縮編碼的目的就是去除信源中的冗余成分，提高傳輸效率。PCM采編器將采集來的數據加上同步碼 ，形成一定的幀格式 ，再進行并／串轉換，形成 串行數據流送到其他的設備。PCM 采編器的結構如圖 1PCM采編器的幀格式 ：幀長為 128字節 ，長為 8位，碼率為 500kb／s，地址分配為：幀同步碼0，1路 ；模擬通道：2-100路；數字通道 ：101～127路；幀同步碼為 ：EB9