要使用低成本的32位處理器，開發人員面臨兩種選擇，基于Cortex-M3內核或者ARM7TDMI內核的處理器。如何做出選擇?選擇標準又是什么？本文主要介紹了ARM Cortex-M3內核微控制器區別于ARM7的一些特點，幫助您快速選擇。 1.ARM實現方法 ARM Cortex-M3是一種基于ARM7v架構的最新ARM嵌入式內核，它采用哈佛結構，使用分離的指令和數據總線(馮諾伊曼結構下，數據和指令共用一條總線)。從本質上來說，哈佛結構在物理上更為復雜，但是處理速度明顯加快。根據摩爾定理，復雜性并不是一件非常重要的事，而吞吐量的增加卻極具價值。 ARM公司對Cortex-M3的定位是：向專業嵌入式市場提供低成本、低功耗的芯片。在成本和功耗方面，Cortex-M3具有相當好的性能，ARM公司認為它特別適用于汽車和無線通信領域。和所有的ARM內核一樣，ARM公司將內該設計授權給各個制造商來開發具體的芯片。迄今為止，已經有多家芯片制造商開始生產基于Cortex-M3內核的微控制器。 ARM7TDMI(包括ARM7TDMIS)系列的ARM內核也是面向同一類市場的。這類內核已經存在了十多年之久，并推動了ARM成為處理器內核領域的主導者。眾多的制造商出售基于ARM7系列的處理器以及其他配套的系統軟件、開發和調試工具。在許多方面，ARM7TDMI都可以稱得上是嵌入式領域的實干家。 2.兩者差異 除了使用哈佛結構，Cortex-M3還具有其它顯著的優點：具有更小的基礎內核，價格更低，速度更快。與內核集成在一起的是一些系統外設，如中斷控制器、總線矩陣、調試功能模塊，而這些外設通常都是由芯片制造商增加的。Cortex-M3還集成了睡眠模式和可選的完整的八區域存儲器保護單元。它采用THUMB-2指令集，最大限度降低了匯編器使用率。 3.指令集 ARM7可以使用ARM和Thumb兩種指令集，而Cortex-M3只支持最新的Thumb-2指令集。這樣設計的優勢在于： ●免去Thumb和ARM代碼的互相切換，對于早期的處理器來說，這種狀態切換會降低性能。 ●Thumb-2指令集的設計是專門面向C語言的，且包括If/Then結構(預測接下來的四條語句的條件執行)、硬件除法以及本地位域操作。 ●Thumb-2指令集允許用戶在C代碼層面維護和修改應用程序，C代碼部分非常易于重用。 ●Thumb-2指令集也包含了調用匯編代碼的功能：Luminary公司認為沒有必要使用任何匯編語言。 ●綜合以上這些優勢，新產品的開發將更易于實現，上市時間也大為縮短。 4.中斷 Cortex-M3的另一個創新在于嵌套向量中斷控制器NVIC(Nested Vector Interrupt Controller)。相對于ARM7使用的外部中斷控制器，Cortex-M3內核中集成了中斷控制器，芯片制造廠商可以對其進行配置，提供基本的32個物理中斷，具有8層優先級，最高可達到240個物理中斷和256個中斷優先級。此類設計是確定的且具有低延遲性，特別適用于汽車應用。 NVIC使用的是基于堆棧的異常模型。在處理中斷時，將程序計數器，程序狀態寄存器，鏈接寄存器和通用寄存器壓入堆棧，中斷處理完成后，在恢復這些寄存器。堆棧處理是由硬件完成的，無需用匯編語言創建中斷服務程序的堆棧操作。 中斷嵌套是可以是實現的。中斷可以改為使用比之前服務程序更高的優先級，而且可以在運行時改變優先級狀態。使用末尾連鎖(tail-chaining)連續中斷技術只需消耗三個時鐘周期，相比于32個時鐘周期的連續壓、出堆棧，大大降低了延遲，提高了性能。 如果在更高優先級的中斷到來之前，NVIC已經壓堆棧了，那就只需要獲取一個新的向量地址，就可以為更高優先級的中斷服務了。同樣的，NVIC不會用出堆棧的操作來服務新的中斷。這種做法是完全確定的且具有低延遲性。 5.睡眠 Cortex-M3的電源管理方案通過NVIC支持Sleep Now，Sleep on Exit，(退出最低優先級的ISR)和SLEEPDEEP modes這三種睡眠模式。 為了產生定期的中斷時間間隔，NVIC還集成了系統節拍計時器，這個計時器也可以作為RTOS和調度任務的心跳。這種做法與先前的ARM架構的不同之處就在于不需要外部時鐘。 6.存儲器保護單元 存儲器保護單元是一個可選組建。選用了這個選項，內存區域就可以與應用程序特定進程按照其他進程所定義的規則聯系在一起。例如，一些內存可以完全被其他進程阻止，而另外一部分內存能對某些進程表現為只讀。還可以禁止進程進入存儲器區域。可靠性，特別是實時性因此得到重大改進。 (mbbeetchina)