對(duì)于 5G 蜂窩和機(jī)器學(xué)習(xí) DNN/CNN這 樣的計(jì)算密集型應(yīng)用，賽靈思的新型向量處理器 AI 引擎由一系列 VLIW SIMD高性能處理器構(gòu)成，可提供高達(dá) 8 倍的芯片計(jì)算密度，功耗卻比傳統(tǒng)可編程邏輯解決方案低 50％。

　　本白皮書探討了將賽靈思新 AI 引擎用于計(jì)算密集型應(yīng)用（如 5G 蜂窩和機(jī)器學(xué)習(xí) DNN/CNN）的架構(gòu)、應(yīng)用和優(yōu)勢(shì)。

　　與前幾代相比，5G 的計(jì)算密度要高 5 到 10倍；AI 引擎已針對(duì) DSP 進(jìn)行了優(yōu)化，可滿足吞吐量和計(jì)算要求，從而提供無線連接所需的高帶寬和加速速度。

　　許多產(chǎn)品中機(jī)器學(xué)習(xí)的采用（通常采用 DNN/CNN 網(wǎng)絡(luò)的形式）大大增加了計(jì)算密度要求。AI 引擎針對(duì)線性代數(shù)進(jìn)行了優(yōu)化，可提供滿足這些要求的計(jì)算密度，同時(shí)與可編程邏輯中執(zhí)行的類似功能相比，功耗也降低了50％。

　　AI 引擎使用了許多程序員所熟悉的 C/C++ 范例進(jìn)行編程。AI 引擎與賽靈思的自適應(yīng)與標(biāo)量引擎集成，可提供高度靈活且功能強(qiáng)大的整體解決方案。

　　賽靈思產(chǎn)品在計(jì)算密集型應(yīng)用方面坐擁數(shù)十年的實(shí)施歷史，該領(lǐng)域的開拓始于 90 年代初的高性能計(jì)算 （HPC） 和數(shù)字信號(hào)處理 （DSP）。FPGA的賽靈思 XC4000 系列 FPGA 已成為支持商用和航空航天與國防無線通信系統(tǒng)數(shù)字前端 （DFE） 解決方案的關(guān)鍵技術(shù)。這些早期實(shí)踐者使用 LUT 和加法器 實(shí)現(xiàn)計(jì)算元素（例如乘法器），以構(gòu)建 DSP 功能數(shù)、FIR 濾波器和 FFT。

　　2001 年為 Virtex-II 系列 FPGA 開發(fā)的第一個(gè)“DSP 片”。遵照摩爾定律，賽靈思將 LUT 數(shù)量從XC4000 FPGA 中的 400 個(gè)增加到現(xiàn)有器件中的 370 多萬個(gè) LUT 和超過 12，200 個(gè) DSP 片，將可用資源增加了 9，500 多倍。隨著計(jì)算資源的不斷增加，賽靈思產(chǎn)品始終能夠提供所需的計(jì)算密度和邏輯資源，緊跟新興信號(hào)處理市場(chǎng)的步伐。