描述

目標：該項目的主要目標是展示高級綜合設計流程在實現數字系統中的能力和能力。

由于這是我在 hackster 中的第一個項目，因此我嘗試逐步解釋所有細節。如果您有興趣學習高級合成技術來設計數字系統，請參閱此處。

項目描述：在這個項目中，我將設計一個帶有初始化信號的 0-9 加/減計數器。圖 1 顯示了該項目的概覽。

為了實現這個項目，我使用了 Vivado Design Suite – HLx Editions 提供的 Xilinx HLS 平臺。此外，我將使用 Basys 3 評估板作為目標 FPGA 平臺。圖 2 顯示了板上最終遞增/遞減計數器的布局。右側的 7 段顯示計數器。UP 按鈕用于向上計數，DOWN 按鈕用于向下計數。INIT 按鈕初始化計數器。用“INIT value”表示的四個滑動開關用于輸入初始化編號。此外，四個 LED 顯示該值。

我們分三個階段來實施這個項目：C/C++ 描述、邏輯綜合和電路板編程。

第 1 階段：C/C++ 描述（Vivado-HLS 項目）

1- 運行 Vivado-HLS IDE 并創建一個新項目。

2- 在創建新項目向導的第一頁中，插入“counter-vhls”作為項目名稱，并為項目文件選擇適當的位置。

3-選擇“計數器”作為頂級功能名稱。

4- 在“解決方案配置”頁面中，單擊省略號按鈕選擇 FPGA 平臺。

5- 設備選擇對話框將打開。點擊Boards，找到digilent vendor，選擇Basys3 board，點擊OK。

6- 在 Source 文件夾下創建兩個名為“counter.cpp”和“counter.h”的新文件。

7- 在 Test Bench 文件夾下創建兩個名為“counter-tb.cpp”和“counter-tb.h”的新文件。

8-讓我們編寫設計頭文件如下。如下圖所示，該文件中的代碼分為三個部分：

1- 首先，由于我們要使用 HLS 任意精度數據類型，我們應該包含“ap_int.h”頭文件。2- 其次，我們定義了一些稍后在設計中使用的數據類型 3- 最后，我們定義了一個常量數組，用于保存對應于從 0 到 9 的數字的 7 段代碼。

9- 設計源文件包含頂層功能描述。它由八個部分組成。

1-頂級函數參數：該函數包含三個輸入和兩個輸出參數。

init_value變量包含計數器初始值。

reset_counter變量確定何時應該初始化計數器。當它為 1 時，計數器獲取init_value參數中的值。

push_buttons變量確定向上或向下計數。

Seven_segments_data變量包含對應于計數器狀態的 7 段代碼

Seven_segments_enable變量啟用目標 7 段。

2-端口接口：本節定義與頂級函數參數對應的端口接口。這些接口定義了實現參數數據事務的硬件結構。由于我們有一個簡單的設計，并且我們希望簡單的電線實現參數，我選擇了ap_none作為接口模式。

3-聲明變量：在這里，我聲明了一些要在設計中使用的變量。如果按下 UP 按鈕，up_count 變量將為1 。如果按下 DOWN 按鈕，則 down_count 將為1 。up_pressed和down_pressed被聲明為靜態變量以保存按鈕的歷史記錄。number變量保持計數器狀態，因此定義為靜態變量。

4-設置輸出：此部分將 INIT 值發送到 LED 并啟用右側 7 段。

5-初始化：如果reset_counter信號被激活，這個if 語句初始化計數器狀態。

6-向上計數：這部分由兩個if 語句組成。第一個檢查是否按下了向上按鈕。第二個if檢查 UP 按鈕是否已被釋放。

7-向下計數：這部分與向上計數部分非常相似。

8- 7 段碼：最后一段發出計數器狀態對應的 7 段碼。

10- 現在，我們需要一個 C/C++ 測試平臺來測試設計。可以在此處找到測試臺文件。測試臺分為三個步驟：

— 生成測試向量， — 將測試向量應用于設計， — 最后，將硬件輸出與黃金模型的輸出進行比較并報告任何差異

11- 現在我們可以通過單擊工具欄中的圖標來運行 C 模擬。

12-成功完成C-Simulation后，我們可以運行高級綜合。

圖 13 顯示了綜合報告的部分內容。它有三個主要部分：

1- 時序信息 2- 資源利用 3- 端口接口

13- 最后，我們應該通過單擊其圖標來生成和導出設計 RTL-IP。

第 2 階段：邏輯綜合（Vivado 項目）

現在，我們已準備好進行邏輯綜合和生成 FPGA 比特流。

1-創建一個名為counter-vivado的新Vivado項目。請注意，該項目沒有任何源文件。

2- 不要忘記選擇 Basys-3 板作為目標 FPGA。

3-創建一個新的塊設計

4-右鍵單擊圖表區域內的某處并選擇“IP設置...”選項

5-然后單擊設置對話框中IP下的存儲庫選項。然后點擊右側的加號，瀏覽到counter HLS項目文件夾。Vivado 在文件夾中搜索任何可能的 IP 并將其添加到其存儲庫中。

6- 右鍵單擊??圖表區域內的某處并選擇“添加..”選項。然后搜索計數器 IP 并將其添加到 vivado 項目中。

17- 單擊圖表區域頂部的“運行連接自動化”。

18- 再次單擊圖表區域頂部的“運行連接自動化”。

9- 在我們的計數器 IP 上選擇未連接的端口并將它們設為外部（右鍵單擊端口名稱，您將在下拉菜單中看到“設為外部”選項）。

10-您可以通過選擇端口并使用“外部端口屬性”窗口來重命名端口。

init_counter_V_0 -----------> init_counter
push_buttons_V_0------------> push_buttons
init_value_V_0--------------> init_value
init_counter----------------> init_counter
leds_V_0--------------------> leds
seven_segments_data_V_0 ----> seven_segments_data
seven_segments_enable_V_0---> seven_segments_enable

11- 現在創建一個約束文件，并添加以下約束以將 IP 端口連接到具有適當 I/O 標準的 FPGA 引腳。

## Switches
set_property PACKAGE_PIN V17 [get_ports {init_value[0]}] 
set_property IOSTANDARD LVCMOS33 [get_ports {init_value[0]}]
set_property PACKAGE_PIN V16 [get_ports {init_value[1]}] 
set_property IOSTANDARD LVCMOS33 [get_ports {init_value[1]}]
set_property PACKAGE_PIN W16 [get_ports {init_value[2]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {init_value[2]}]
set_property PACKAGE_PIN W17 [get_ports {init_value[3]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {init_value[3]}]

# LEDs
set_property PACKAGE_PIN U16 [get_ports {leds[0]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {leds[0]}]
set_property PACKAGE_PIN E19 [get_ports {leds[1]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {leds[1]}]
set_property PACKAGE_PIN U19 [get_ports {leds[2]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {leds[2]}]
set_property PACKAGE_PIN V19 [get_ports {leds[3]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {leds[3]}]

#7 segment display
set_property PACKAGE_PIN W7 [get_ports {seven_segments_data[0]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {seven_segments_data[0]}]
set_property PACKAGE_PIN W6 [get_ports {seven_segments_data[1]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {seven_segments_data[1]}]
set_property PACKAGE_PIN U8 [get_ports {seven_segments_data[2]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {seven_segments_data[2]}]
set_property PACKAGE_PIN V8 [get_ports {seven_segments_data[3]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {seven_segments_data[3]}]
set_property PACKAGE_PIN U5 [get_ports {seven_segments_data[4]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {seven_segments_data[4]}]
set_property PACKAGE_PIN V5 [get_ports {seven_segments_data[5]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {seven_segments_data[5]}]
set_property PACKAGE_PIN U7 [get_ports {seven_segments_data[6]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {seven_segments_data[6]}]
set_property PACKAGE_PIN V7 [get_ports seven_segments_data[7]]?
set_property IOSTANDARD LVCMOS33 [get_ports seven_segments_data[7]]
set_property PACKAGE_PIN U2 [get_ports {seven_segments_enable[0]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {seven_segments_enable[0]}]
set_property PACKAGE_PIN U4 [get_ports {seven_segments_enable[1]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {seven_segments_enable[1]}]
set_property PACKAGE_PIN V4 [get_ports {seven_segments_enable[2]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {seven_segments_enable[2]}]
set_property PACKAGE_PIN W4 [get_ports {seven_segments_enable[3]}]?
set_property IOSTANDARD LVCMOS33 [get_ports {seven_segments_enable[3]}]

#Buttons
set_property PACKAGE_PIN T18 [get_ports push_buttons[0]]?
set_property IOSTANDARD LVCMOS33 [get_ports push_buttons[0]]
set_property PACKAGE_PIN W19 [get_ports init_counter[0]]?
set_property IOSTANDARD LVCMOS33 [get_ports init_counter[0]]
set_property PACKAGE_PIN U17 [get_ports push_buttons[1]]?
set_property IOSTANDARD LVCMOS33 [get_ports push_buttons[1]]

12- 現在右鍵單擊圖表區域內的某處并選擇“驗證設計”選項。

13-成功驗證設計后，右鍵單擊“Design Sources”文件夾下的“ design_1 ”并選擇“Generate Output Products...”

14- 然后，再次右鍵單擊“Design Sources”文件夾下的“design_1”并選擇“Create HDL Wrapper...”

15- 現在單擊左側 Flow Navigator 中 PROGRAM and DEBUG 下的“Generate Bitstream”選項。

第 3 階段：電路板編程

1- 最后，對電路板進行編程并檢查設計。

如果您對使用 HLS 進行設計感興趣，請查看具有FPGA 高級合成的數字系統設計：組合電路