三維閃存作為主流存儲(chǔ)介質(zhì)，廣泛運(yùn)用于企業(yè)級(jí)高性能計(jì)算機(jī)和嵌入式系統(tǒng)。但是由于訪問(wèn)輔助存儲(chǔ)介質(zhì)的存儲(chǔ)原語(yǔ)沒有發(fā)生改變，存儲(chǔ)原語(yǔ)強(qiáng)迫三維閃存這類存儲(chǔ)介質(zhì)的存儲(chǔ)方式必須和磁盤這一類的塊設(shè)備保持相同的存儲(chǔ)方式。最近，一些學(xué)者針對(duì)非易失性存儲(chǔ)器提出了新的存儲(chǔ)原語(yǔ)，他們?cè)噲D研究新的存儲(chǔ)原語(yǔ)在非易失性存儲(chǔ)器的潛在價(jià)值。雖然新的存儲(chǔ)原語(yǔ)通過(guò)虛擬地址到邏輯地址的地址映射來(lái)有效的減少訪問(wèn)存儲(chǔ)器的時(shí)間，但是這些新的存儲(chǔ)原語(yǔ)仍然存在問(wèn)題：首先，這些新的存儲(chǔ)原語(yǔ)需要內(nèi)存存儲(chǔ)大量的虛擬地址到邏輯地址的地址映射；其次，當(dāng)數(shù)據(jù)更新時(shí)，存儲(chǔ)原語(yǔ)需要額外的支持。額外的支持不僅包括讀寫操作等，還包括三維閃存存儲(chǔ)空間。額外的支持會(huì)導(dǎo)致訪問(wèn)三維閃存的時(shí)間增加，同時(shí)使得三維閃存存儲(chǔ)空間利用率降低。

　　相對(duì)于二維閃存，三維閃存具有存儲(chǔ)容量大、編程干擾少、訪問(wèn)延遲低等特點(diǎn)。不同于傳統(tǒng)的二維閃存制作工藝相比，三維閃存采用電荷擷取機(jī)制。然而，制作三維閃存的現(xiàn)有工藝不能保證多個(gè)閃存在堆疊時(shí)實(shí)現(xiàn)完美的垂直插入，特別是在20納米以下的制程。制程變異會(huì)導(dǎo)致電子分布不均勻，并會(huì)導(dǎo)致三維閃存存儲(chǔ)的數(shù)據(jù)不完整及可靠性降低，

　　本文針對(duì)三維閃存現(xiàn)存的這兩個(gè)突出問(wèn)題展開研究。首先，本文提出一種名為ESP的優(yōu)化方案。該優(yōu)化方案將新提出的存儲(chǔ)原語(yǔ)與虛擬化結(jié)合，來(lái)優(yōu)化三維閃存存儲(chǔ)系統(tǒng)。我們提出了兩種策略：策略一是虛擬復(fù)制；策略二是地址映射預(yù)取。這兩種策略將有效解決新興存儲(chǔ)原語(yǔ)運(yùn)用到三維閃存時(shí)所存在的問(wèn)題。這兩種策略主要降低訪問(wèn)三維閃存的時(shí)間，同時(shí)確保內(nèi)存中的地址映射可以很好地被應(yīng)用。我們將ESP優(yōu)化方案運(yùn)用到嵌入式開發(fā)平臺(tái)中，評(píng)估ESP了優(yōu)化方案。實(shí)驗(yàn)結(jié)果顯示ESP優(yōu)化方案可以有效地提高三維閃存的讀／寫操作性能，并降低30%的垃圾回收操作。

　　其次，本文提出了名為P-Alloc的優(yōu)化方案。該優(yōu)化方案解決制程變異所帶來(lái)的數(shù)據(jù)可靠性低的問(wèn)題。P-Alloc優(yōu)化方案分別從三維閃存硬件本身和閃存存儲(chǔ)系統(tǒng)的系統(tǒng)架構(gòu)提供支持，有針對(duì)性地為數(shù)據(jù)分配存儲(chǔ)空間。P-Alloc優(yōu)化方案預(yù)測(cè)三維閃存物理塊的存儲(chǔ)性能，并試圖將關(guān)鍵數(shù)據(jù)分配給相對(duì)可靠的物理塊中。P-Alloc優(yōu)化方案也采用基于硬件的電壓閡值變化，進(jìn)一步提高三維閃存存儲(chǔ)數(shù)據(jù)的可靠性。我們將P-Alloc優(yōu)化方案運(yùn)用于各種實(shí)際的工作負(fù)載，證明其優(yōu)化的可行性。我們的實(shí)驗(yàn)結(jié)果顯示，相較于基準(zhǔn)實(shí)驗(yàn)，P-Alloc優(yōu)化方案可以提高三維閃存存儲(chǔ)數(shù)據(jù)的可靠性，并降低訪問(wèn)三維閃存的延遲。
?