數(shù)字集成電路簡(jiǎn)介

　　數(shù)字集成電路是將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。根據(jù)數(shù)字集成電路中包含的門(mén)電路或元、器件數(shù)量，可將數(shù)字集成電路分為小規(guī)模集成（SSI）電路、中規(guī)模集成MSI電路、大規(guī)模集成（LSI）電路、超大規(guī)模集成VLSI電路和特大規(guī)模集成（ULSI）電路。

　　數(shù)字集成電路是基于數(shù)字邏輯（布爾代數(shù)）設(shè)計(jì)和運(yùn)行的，用于處理數(shù)字信號(hào)的集成電路。根據(jù)集成電路的定義，也可以將數(shù)字集成電路定義為：將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。根據(jù)數(shù)字集成電路中包含的門(mén)電路或元、器件數(shù)量，可將數(shù)字集成電路分為小規(guī)模集成（SSI）電路、中規(guī)模集成MSI電路、大規(guī)模集成（LSI）電路、超大規(guī)模集成VLSI電路、特大規(guī)模集成（ULSI）電路和巨大規(guī)模集成電路（GSI，Giga Scale Integration）。

　　小規(guī)模集成電路包含的門(mén)電路在10個(gè)以?xún)?nèi)，或元器件數(shù)不超過(guò)10個(gè)；中規(guī)模集成電路包含的門(mén)電路在10～100個(gè)之間，或元器件數(shù)在100～1000個(gè)之間；大規(guī)模集成電路包含的門(mén)電路在100個(gè)以上，或元器件數(shù)在1，000～10， 000個(gè)之間；超大規(guī)模集成電路包含的門(mén)電路在1萬(wàn)個(gè)以上，或元器件數(shù)在100，000～1，000，000之間；特大規(guī)模集成電路的門(mén)電路在10萬(wàn)個(gè)以上，或元器件數(shù)在1，000，000～10，000，000之間。隨著微電子工藝的進(jìn)步，集成電路的規(guī)模越來(lái)越大，簡(jiǎn)單地以集成元件數(shù)目來(lái)劃分類(lèi)型已經(jīng)沒(méi)有多大的意義了，目前暫時(shí)以“巨大規(guī)模集成電路”來(lái)統(tǒng)稱(chēng)集成規(guī)模超過(guò)1億個(gè)元器件的集成電路。

數(shù)字集成電路百科

　　數(shù)字集成電路是將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。根據(jù)數(shù)字集成電路中包含的門(mén)電路或元、器件數(shù)量，可將數(shù)字集成電路分為小規(guī)模集成（SSI）電路、中規(guī)模集成MSI電路、大規(guī)模集成（LSI）電路、超大規(guī)模集成VLSI電路和特大規(guī)模集成（ULSI）電路。

　　數(shù)字集成電路是基于數(shù)字邏輯（布爾代數(shù)）設(shè)計(jì)和運(yùn)行的，用于處理數(shù)字信號(hào)的集成電路。根據(jù)集成電路的定義，也可以將數(shù)字集成電路定義為：將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。根據(jù)數(shù)字集成電路中包含的門(mén)電路或元、器件數(shù)量，可將數(shù)字集成電路分為小規(guī)模集成（SSI）電路、中規(guī)模集成MSI電路、大規(guī)模集成（LSI）電路、超大規(guī)模集成VLSI電路、特大規(guī)模集成（ULSI）電路和巨大規(guī)模集成電路（GSI，Giga Scale Integration）。

　　小規(guī)模集成電路包含的門(mén)電路在10個(gè)以?xún)?nèi)，或元器件數(shù)不超過(guò)10個(gè)；中規(guī)模集成電路包含的門(mén)電路在10～100個(gè)之間，或元器件數(shù)在100～1000個(gè)之間；大規(guī)模集成電路包含的門(mén)電路在100個(gè)以上，或元器件數(shù)在1，000～10， 000個(gè)之間；超大規(guī)模集成電路包含的門(mén)電路在1萬(wàn)個(gè)以上，或元器件數(shù)在100，000～1，000，000之間；特大規(guī)模集成電路的門(mén)電路在10萬(wàn)個(gè)以上，或元器件數(shù)在1，000，000～10，000，000之間。隨著微電子工藝的進(jìn)步，集成電路的規(guī)模越來(lái)越大，簡(jiǎn)單地以集成元件數(shù)目來(lái)劃分類(lèi)型已經(jīng)沒(méi)有多大的意義了，目前暫時(shí)以“巨大規(guī)模集成電路”來(lái)統(tǒng)稱(chēng)集成規(guī)模超過(guò)1億個(gè)元器件的集成電路。

　　內(nèi)部設(shè)計(jì)

　　數(shù)字電路的組成：組合邏輯+寄存器（觸發(fā)器）。組合邏輯就是由基本門(mén)組成的函數(shù)，其輸出只會(huì)跟當(dāng)前的輸入有關(guān)，在上面的例子中，第一個(gè)圖就是組合邏輯，只完成邏輯運(yùn)算；而時(shí)序電路除了包含基本門(mén)之外，還包含存儲(chǔ)元件用例保存過(guò)去的信息，時(shí)序電路的穩(wěn)態(tài)輸出不僅取決于當(dāng)前的輸入，還與過(guò)去的輸入所形成狀態(tài)有關(guān)。第二個(gè)圖就是時(shí)序電路，在完成邏輯運(yùn)算的同時(shí)，還可以把處理結(jié)果暫存起來(lái)，用以下一次的運(yùn)算。

　　從功能上來(lái)看，數(shù)字集成電路內(nèi)部可以分為數(shù)據(jù)通路（Data-path，也稱(chēng)為數(shù)據(jù)路徑）和控制邏輯兩大部分。這兩大部分都是由大量的時(shí)序邏輯電路集成的，而且絕大部分都是同步的時(shí)序電路，因?yàn)闀r(shí)序電路被多個(gè)觸發(fā)器或寄存器分成若干節(jié)點(diǎn)，而這些觸發(fā)器在時(shí)鐘的控制下會(huì)按同樣的節(jié)拍來(lái)工作，可以簡(jiǎn)化設(shè)計(jì)。在長(zhǎng)期的設(shè)計(jì)過(guò)程中，已經(jīng)積累了很多標(biāo)準(zhǔn)的通用單元，比如選擇器（也叫多路器，可以從多個(gè)輸入數(shù)據(jù)中選一個(gè)輸出）、比較器（用于比較兩個(gè)數(shù)的大小）、加法器、乘法器、移位寄存器等等，這些單元電路形狀規(guī)則，便于集成（這也是數(shù)字電路在集成電路中得到更好的發(fā)展的原因）。這些單元按設(shè)計(jì)要求連接在一起，形成數(shù)據(jù)通路，待處理的數(shù)據(jù)從輸入端經(jīng)過(guò)這條通路到輸出端，便得到處理后的結(jié)果。同時(shí)，還需要由專(zhuān)門(mén)設(shè)計(jì)的控制邏輯，控制數(shù)據(jù)通路的各組成部件，按各自的功能要求和特定的時(shí)序關(guān)系和來(lái)配合工作。

　　數(shù)字集成電路必讀的幾本書(shū)

　　《數(shù)字集成電路——電路、系統(tǒng)與設(shè)計(jì)》

　　前端要學(xué)verilog和VHDL的教材

　　數(shù)字后端有《數(shù)字集成電路物理設(shè)計(jì)》

　　verilog一般用夏宇聞的教材，也有很多人說(shuō)他寫(xiě)的不好，但是硬件描述語(yǔ)言重在使用，死學(xué)無(wú)用，找本書(shū)作參考就好。用其它教材也一樣。

　　網(wǎng)上流傳的英文數(shù)字集成電路公開(kāi)課，有興趣和能力可以去試試。

　　數(shù)字芯片設(shè)計(jì)入門(mén)

　　數(shù)字芯片的設(shè)計(jì)，可以這樣來(lái)分類(lèi)。

　　第一類(lèi)是Physical Design。我原先答案中所說(shuō)的第一層和第二層就是這塊的內(nèi)容。

　　這塊內(nèi)容的特點(diǎn)是什么呢？簡(jiǎn)而言之就是你要實(shí)際的去設(shè)計(jì)物理電路，直接面對(duì)silicon wafer這張畫(huà)布去布線走線，怎么走metal1 metal2 直至metal6甚至，如何在不同層間打via。擺放你的Transistor， 你的gate，乃至你的SRAM，ALU。

　　所以你要對(duì)從Transistor Level到Gate Level乃至更高層的知識(shí)很熟悉，物理上的特性要了解。從最基礎(chǔ)的Transistor的各種First Order Effect，Second Order Effect。到更高level的比如SRAM，DRAM怎么個(gè)構(gòu)造怎么個(gè)功能。

　　現(xiàn)代的數(shù)電技術(shù)必須要注重三個(gè)optimizing：area，delay，power consumption。一些工程上的經(jīng)驗(yàn)，比如logical effort估算，就是怎么讓pathdelay最短。對(duì)各種leakage current的掌握才能做低能耗設(shè)計(jì)。

　　第二類(lèi)是 ASIC RTL design了。

　　簡(jiǎn)單的說(shuō)就是寫(xiě)Verilog或VHDL code，也有用SystemC的，然后用code來(lái)描述功能。這一步叫做RTL Design。

　　RTL改到功能對(duì)了后要用Tool來(lái)Synthesis，比如Synopsis的Design Compiler。Synthesis是什么呢，就是它會(huì)生成一個(gè)與你的code設(shè)計(jì)的電路等效的電路，但它的這個(gè)是優(yōu)化了的，你所有的冗余它會(huì)自動(dòng)幫你修掉，你重復(fù)的路徑它會(huì)幫你刪掉。Synthesis完你的實(shí)際電路就出來(lái)了，你可以用GUI的Design Vision里面的功能來(lái)看這個(gè)電路。但是Synthesis是要依據(jù)一系列的rules來(lái)的，這個(gè)rules就是你要用一個(gè)tcl文件用tcl的語(yǔ)法寫(xiě)出來(lái)給你的tool，你的tool在這些rules的限制下把你原先的電路optimize出來(lái)，這時(shí)候往往會(huì)有一個(gè)slack violate。什么叫slack violate呢？就是比如你設(shè)計(jì)了一個(gè)DDR，按你的rules里面要求它一個(gè)周期應(yīng)該在1.5ns內(nèi)，但你設(shè)計(jì)的不好，導(dǎo)致Design Compiler無(wú)論怎樣都沒(méi)法把最長(zhǎng)的path縮到1.5ns內(nèi)，這時(shí)候你就violate了，就得改。直到改過(guò)為止。

　　Synthesis搞定后還有Post-syn，就是把Synthesis出來(lái)的等效優(yōu)化電路再重新跑一次，看看功能是不是仍然正確。否則改之。

　　最后再用軟件自動(dòng)布線生成layout。

　　第三類(lèi)是Verification，

　　Verification是在你的design最后流片前要做的驗(yàn)證。這個(gè)非常重要，有些startup就是因?yàn)閂erification沒(méi)搞好直接就破產(chǎn)了。要會(huì)這一類(lèi)知識(shí)你要先有很好的軟件基礎(chǔ)，OOP比如C++，還有SystemVerilog，C 最好要會(huì)。然后去學(xué)Verification的知識(shí)，所謂OVM UVM。

　　通常一個(gè)design做出來(lái)后（就是上面的第二類(lèi)全部完成后）會(huì)送去流片，但一個(gè)asic的流片往往要好幾周，甚至數(shù)月。對(duì)于公司的產(chǎn)品競(jìng)爭(zhēng)來(lái)說(shuō)，及時(shí)的推向市場(chǎng)是很關(guān)鍵的。于是我們就會(huì)先拿FPGA來(lái)做prototyping，把電路先燒到FPGA里面，當(dāng)然有的時(shí)候還需要一些peripherals的配合，這些都是要學(xué)的。

　　第四類(lèi)叫Testing

　　Testing是板子出來(lái)后做的測(cè)試，里面又有validation等等。現(xiàn)在多用的DFT技術(shù)，怎么生成test pattern，怎么ATPG都要去學(xué)。

　　第五類(lèi)可以稱(chēng)之為Architecture

　　什么是Architecture，比如：

　　Processor怎么設(shè)計(jì)？怎么從single cycle CPU變?yōu)?multcycle，最終進(jìn)化為pipeline，每一個(gè)stage怎么運(yùn)轉(zhuǎn)的。

　　Memory體系怎么設(shè)計(jì)？Cache coherence，以及各種protocol，怎么在不同level的cache之間保證數(shù)據(jù)的正確。

　　現(xiàn)在處理器常用的Out of Order Execution，各種Tomasulo algorithm實(shí)現(xiàn)。

　　Branch Prediction： 簡(jiǎn)言之就是處理器遇到IF了怎么判斷？各種Branch Predictor， 從簡(jiǎn)單的基于history到TWO-LEVEL PREDICTORS，到COMBINING PREDICTORS

　　Multiprocessor技術(shù)。

　　等等。

　　Architecture最尖端的技術(shù)一直在Intel在AMD最核心的實(shí)驗(yàn)室里。學(xué)校教的，哪怕是我們學(xué)校教的也不過(guò)是已經(jīng)廣為接受的設(shè)計(jì)。

　　草草地寫(xiě)在這里，排版什么的就見(jiàn)諒了。

　　又想起來(lái)一條不知能不能算作數(shù)電設(shè)計(jì)，因?yàn)殛P(guān)系很密切就寫(xiě)在這里吧。

　　這一類(lèi)叫做fabrication。

　　臺(tái)灣的TSMC，IBM的foundry。TSMC的22nm（還是另外的？記不清了）的技術(shù)很頂尖。這些就是上面第二類(lèi)說(shuō)的，板子設(shè)計(jì)好了送去制作。

　　從最開(kāi)始怎么做wafer，怎用silicon，用GaAs等melt做引子生長(zhǎng)出來(lái)純度高的圓柱的單晶硅。以及怎么把你設(shè)計(jì)的layout圖里面的內(nèi)容一層層的蝕刻上去。等等。這里面其實(shí)又可以分很多類(lèi)，涉及到很多NanoTechnology。

　　=================14年的答案====================

　　寫(xiě)在前面：因?yàn)轭}主問(wèn)的是“數(shù)字芯片設(shè)計(jì)“，所以我主要介紹VLSI方面的名錄。但實(shí)際上學(xué)VLSI的基本都會(huì)學(xué)一些compute architecture方面的東西（VLSI主要就是干這個(gè)的啊），所以以后什么時(shí)候有空再來(lái)補(bǔ)吧。

　　--------------------------------------------------------------------------------------------

　　入門(mén)： MOS VLSI Circuit Design，教材：CMOS Digital Integrated Circuits， S. –M. Kang and Y. Leblebici， Mc Graw Hill， 3 rd edition， 2003.

　　貌似國(guó)內(nèi)某網(wǎng)站可搜到中文翻譯版，《CMOS數(shù)字集成電路：分析與設(shè)計(jì)（第3版）2》

　　這一步只需要最基礎(chǔ)的模電數(shù)電知識(shí)以及基本的電路理論，然后

　　1.學(xué)會(huì)分析和設(shè)計(jì)基本的digital IC，知道怎么分析計(jì)算最基本的area， delay and power minimization。

　　2.學(xué)習(xí)從device level到 register level的搭建

　　3.學(xué)習(xí)MOS devices， logic cells， and critical interconnect and cell characteristics that determine the performance of VLSI circuits.

　　當(dāng)然學(xué)digital IC非常重要的一點(diǎn)就是要用EDA做設(shè)計(jì)和仿真，比如用synopsis的軟件，比如Cadence Virtuoso，從schematic設(shè)計(jì)到layout設(shè)計(jì)，再最后仿真分析。

　　第二層：VLSI System Design

　　這一步主要學(xué)的是

　　1.前面各種知識(shí)點(diǎn)前加advanced

　　2.各種optimization，包括area，power，delay三大方面，學(xué)習(xí)各種optimization的切入角度，實(shí)現(xiàn)方法。做到chip level design。

　　3.除此之外還要學(xué)習(xí)data path and memory design之類(lèi)的東西，

　　4.到這一層你要開(kāi)始學(xué)一門(mén)script language了，主流是perl。

　　CMOS VLSI Design A Circuits and Systems Perspective 4th Edition

　　搜了下貌似也有中文對(duì)應(yīng)的翻譯書(shū)《CMOS超大規(guī)模集成電路設(shè)計(jì)（第3版）》