完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > D觸發(fā)器
觸發(fā)器是一個(gè)具有記憶功能的,具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲(chǔ)器件,是構(gòu)成多種時(shí)序電路的最基本邏輯單元,也是數(shù)字邏輯電路中一種重要的單元電路。
觸發(fā)器是一個(gè)具有記憶功能的,具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲(chǔ)器件,是構(gòu)成多種時(shí)序電路的最基本邏輯單元,也是數(shù)字邏輯電路中一種重要的單元電路。
在數(shù)字系統(tǒng)和計(jì)算機(jī)中有著廣泛的應(yīng)用。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài),即“0”和“1”,在一定的外界信號(hào)作用下,可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。
觸發(fā)器有集成觸發(fā)器和門電路組成的觸發(fā)器。觸發(fā)方式有電平觸發(fā)和邊沿觸發(fā)兩種。
觸發(fā)器是一個(gè)具有記憶功能的,具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲(chǔ)器件,是構(gòu)成多種時(shí)序電路的最基本邏輯單元,也是數(shù)字邏輯電路中一種重要的單元電路。
在數(shù)字系統(tǒng)和計(jì)算機(jī)中有著廣泛的應(yīng)用。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài),即“0”和“1”,在一定的外界信號(hào)作用下,可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。
觸發(fā)器有集成觸發(fā)器和門電路組成的觸發(fā)器。觸發(fā)方式有電平觸發(fā)和邊沿觸發(fā)兩種。
D觸發(fā)器在時(shí)鐘脈沖CP的前沿(正跳變0→1)發(fā)生翻轉(zhuǎn),觸發(fā)器的次態(tài)取決于CP的脈沖上升沿到來之前D端的狀態(tài),即次態(tài)=D。因此,它具有置0、置1兩種功能。由于在
CP=1期間電路具有維持阻塞作用,所以在CP=1期間,D端的數(shù)據(jù)狀態(tài)變化,不會(huì)影響觸發(fā)器的輸出狀態(tài)。
D觸發(fā)器應(yīng)用很廣,可用做數(shù)字信號(hào)的寄存,移位寄存,分頻和波形發(fā)生器等。
1. 結(jié)構(gòu)
D觸發(fā)器(data flip-flop或delay flip-flop)由6個(gè)與非門組成,其中G1和G2構(gòu)成基本RS觸發(fā)器。電平觸發(fā)的主從觸發(fā)器工作時(shí),必須在正跳沿前加入輸入信號(hào)。如果在CP高電平期間輸入端出現(xiàn)干擾信號(hào),那么就有可能使觸發(fā)器的狀態(tài)出錯(cuò)。而邊沿觸發(fā)器允許在CP觸發(fā)沿來到前一瞬間加入輸入信號(hào)。這樣,輸入端受干擾的時(shí)間大大縮短,受干擾的可能性就降低了。邊沿D觸發(fā)器也稱為維持-阻塞邊沿D觸發(fā)器。
2. 工作原理
SD和RD接至基本RS觸發(fā)器的輸入端,它們分別是預(yù)置和清零端,低電平有效。當(dāng)SD=1且RD=0時(shí)(SD的非為0,RD的非為1,即在兩個(gè)控制端口分別從外部輸入的電平值,原因是低電平有效),不論輸入端D為何種狀態(tài),都會(huì)使Q=0,Q非=1,即觸發(fā)器置0;當(dāng)SD=0且RD=1(SD的非為1,RD的非為0)時(shí),Q=1,Q非=0,觸發(fā)器置1,SD和RD通常又稱為直接置1和置0端。我們?cè)O(shè)它們均已加入了高電平,不影響電路的工作。
工作過程如下:
1)CP=0時(shí),與非門G3和G4封鎖,其輸出Q3=Q4=1,觸發(fā)器的狀態(tài)不變。同時(shí),由于Q3至Q5和Q4至Q6的反饋信號(hào)將這兩個(gè)門打開,因此可接收輸入信號(hào)D,Q5=D,Q6=Q5非=D非。
2)當(dāng)CP由0變1時(shí)觸發(fā)器翻轉(zhuǎn)。這時(shí)G3和G4打開,它們的輸入Q3和Q4的狀態(tài)由G5和G6的輸出狀態(tài)決定。Q3=Q5非=D非,Q4=Q6非=D。由基本RS觸發(fā)器的邏輯功能可知,Q=Q3非=D。
3)觸發(fā)器翻轉(zhuǎn)后,在CP=1時(shí)輸入信號(hào)被封鎖。這是因?yàn)镚3和G4打開后,它們的輸出Q3和Q4的
狀態(tài)是互補(bǔ)的,即必定有一個(gè)是0,若Q3為0,則經(jīng)G3輸出至G5輸入的反饋線將G5封鎖,即封鎖了D通往基本RS觸發(fā)器的路徑;該反饋線起到了使觸發(fā)器維持在1狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用,故該反饋線稱為置1維持線,置0阻塞線。Q4為0時(shí),將G3和G6封鎖,D端通往基本RS觸發(fā)器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發(fā)器維持在0狀態(tài)的作用,稱作置0維持線;Q4輸出至G3輸入的反饋線起到阻止觸發(fā)器置1的作用,稱為置1阻塞線。因此,該觸發(fā)器常稱為維持-阻塞觸發(fā)器。總之,該觸發(fā)器是在CP正跳沿前接受輸入信號(hào),正跳沿時(shí)觸發(fā)翻轉(zhuǎn),正跳沿后輸入即被封鎖,三步都是在正跳沿后完成,所以有邊沿觸發(fā)器之稱。與主從觸發(fā)器相比,同工藝的邊沿觸發(fā)器有更強(qiáng)的抗干擾能力和更高的工作速度。 /span》。由基本RS觸發(fā)器的邏輯功能可知,Q=Q3非=D。
D觸發(fā)器邏輯圖和邏輯符號(hào)
可以將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器,其邏輯圖和邏輯符號(hào)如圖1(a)和(b)所示。當(dāng)D=1,即,時(shí),在CP的下降沿觸發(fā)器翻轉(zhuǎn)為(或保持)1態(tài);當(dāng),即,時(shí),在CP的下降沿觸發(fā)器翻轉(zhuǎn)為(或保持)0態(tài)。
(a)邏輯圖(b)邏輯符號(hào)
圖1D觸發(fā)器
由以上可知,某個(gè)時(shí)鐘脈沖來到之后輸出端Q的狀態(tài)和該脈沖來到之前輸入端D的狀態(tài)一致,即
D觸發(fā)器的邏輯狀態(tài)表見表1。
表1 D觸發(fā)器的邏輯狀態(tài)表
D功能
00置0
1
10置1
1
國(guó)內(nèi)生產(chǎn)的D觸發(fā)器主要是維持阻塞型(不在本書中討論),如雙上升沿D觸發(fā)器74LS74、四上升沿D觸發(fā)器74LS175等,它們?cè)跁r(shí)鐘脈沖的上升沿觸發(fā),邏輯符號(hào)如圖2所示,在CP輸入端不加小圓圈。
圖2上升沿D觸發(fā)器的邏輯符號(hào)圖3 D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器
也可將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器,如圖3所示。它的邏輯功能是每來一個(gè)時(shí)鐘脈沖,翻轉(zhuǎn)一次,即,具有記數(shù)功能。
D觸發(fā)器的結(jié)構(gòu)特點(diǎn)、工作原理及主要應(yīng)用
D觸發(fā)器也稱為“延遲觸發(fā)器”或“數(shù)據(jù)觸發(fā)器”,主要用于存儲(chǔ)1位二進(jìn)制數(shù)據(jù),是數(shù)字電子產(chǎn)品中廣泛使用的觸發(fā)器之一。除了作為數(shù)字系統(tǒng)中的基本存儲(chǔ)元件外,D觸...
負(fù)跳沿觸發(fā)的主從觸發(fā)器工作時(shí),必須在正跳沿前加入輸入信號(hào)。如果在CP 高電平期間輸入端出現(xiàn)干擾信號(hào),那么就有可能使觸發(fā)器的狀態(tài)出錯(cuò)。而邊沿觸發(fā)器允許在C...
74ls74雙d觸發(fā)器引腳圖 74ls74雙D觸發(fā)器功能測(cè)試
74LS74內(nèi)含兩個(gè)獨(dú)立的D上升沿雙d觸發(fā)器,每個(gè)觸發(fā)器有數(shù)據(jù)輸入(D)、置位輸入( )復(fù)位輸入( )、時(shí)鐘輸入(CP)和數(shù)據(jù)輸出(Q)。 的低電平使輸...
觸發(fā)器是一個(gè)具有記憶功能的,具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲(chǔ)器件,是構(gòu)成多種時(shí)序電路的最基本邏輯單元,也是數(shù)字邏輯電路中一種重要的單元電路。在數(shù)字系統(tǒng)和計(jì)算機(jī)...
基本RS觸發(fā)器、同步RS觸發(fā)器、D觸發(fā)器
具有記憶功能的門電路,工作特征與上述兩種基本門和可控門數(shù)字電路,有了質(zhì)的差異。現(xiàn)在的輸出結(jié)果并不一定是“現(xiàn)在的”輸入信號(hào)所導(dǎo)致的,可能為“過去時(shí)”,即“...
CP=1時(shí),門。。打開,門。。被封鎖,從觸發(fā)器保持原來狀態(tài)不變,D信號(hào)進(jìn)入主觸發(fā)器。但是要特別注意,這時(shí)主觸發(fā)器只跟隨而不鎖存,即。。跟隨D變化,D怎...
74LS373是一款常用的地址鎖存器芯片,由八個(gè)并行的、帶三態(tài)緩沖輸出的D觸發(fā)器構(gòu)成。鎖存端LE 由高變低時(shí),輸出端8 位信息被鎖存,直到LE 端再次有...
普通的電路,以及常規(guī)的邏輯門都有一個(gè)共性,那就是輸出直接依賴于輸入,當(dāng)輸入消失的時(shí)候,輸入也跟著不存在了。觸發(fā)器不同,當(dāng)它觸發(fā)的時(shí)候,輸出會(huì)發(fā)生變化。但...
74ls174是D觸發(fā)器嗎?74ls174引腳圖及功能表_邏輯圖及特性
74ls174是六D型觸發(fā)器。本文首先介紹了74ls174特點(diǎn)和引腳及功能,其次介紹了74ls174典型參數(shù)與功能表,最后介紹了74ls174邏輯圖與動(dòng)...
開關(guān)門自動(dòng)照明模擬電路的設(shè)計(jì)立即下載
類別:模擬數(shù)字 2012-05-25 標(biāo)簽:霍爾傳感器D觸發(fā)器單穩(wěn)態(tài)觸發(fā)器
DM5474/DM7474器件芯片學(xué)習(xí)參考手冊(cè)立即下載
類別:IC datasheet pdf 2021-06-01 標(biāo)簽:脈沖D觸發(fā)器DM7474
觸發(fā)器是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)器件,是構(gòu)成多種時(shí)序電路的最基本邏輯單元,也是數(shù)字邏輯電路中一種重要的單元電路。在數(shù)字系統(tǒng)和計(jì)算機(jī)中有著廣泛的應(yīng)...
D觸發(fā)器(data flip-flop或delay flip-flop)由6個(gè)與非門組成,其中G1和G2構(gòu)成基本RS觸發(fā)器。電平觸發(fā)的主從觸發(fā)器工作時(shí),...
數(shù)字電路中D觸發(fā)器和D鎖存器分別有什么作用?
用數(shù)字信號(hào)完成對(duì)數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路稱為數(shù)字電路,或數(shù)字系統(tǒng)。由于它具有邏輯運(yùn)算和邏輯處理功能,所以又稱數(shù)字邏輯電路。現(xiàn)代的數(shù)字電路由半導(dǎo)...
觸發(fā)器是一個(gè)具有記憶功能的,具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲(chǔ)器件,是構(gòu)成多種時(shí)序電路的最基本邏輯單元,也是數(shù)字邏輯電路中一種重要的單元電路。在數(shù)字系統(tǒng)和計(jì)算機(jī)...
你知道嗎?計(jì)算機(jī)和計(jì)算器使用觸發(fā)器來進(jìn)行記憶。一定數(shù)量的觸發(fā)器組合將產(chǎn)生一定數(shù)量的內(nèi)存。觸發(fā)器是使用邏輯門形成的,而邏輯門又由晶體管制成。
圖中所示是用CMOS電路D觸發(fā)器組成T型觸發(fā)器和J-K觸發(fā)器線路。圖示線路將D觸發(fā)器的Q端與D端相連,就可組成T
2010-09-20 標(biāo)簽:D觸發(fā)器 2.0萬 0
D觸發(fā)器組成環(huán)形計(jì)數(shù)器電路圖
圖中所示是用CMOS電路D觸發(fā)器組成的十進(jìn)制環(huán)形計(jì)數(shù)器.圖中先將D觸發(fā)器拼成移位寄存器,然后把最后一級(jí)D觸發(fā)器
2010-09-20 標(biāo)簽:計(jì)數(shù)器D觸發(fā)器 1.9萬 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |