完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > FPGA設(shè)計(jì)
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
fpga你可以理解成把一堆邏輯器件比如與門，或門，選擇器等放在一個(gè)盒子里，盒子周圍就是片子的引腳。通過邏輯編寫，把許多的門和許多選擇器等器件串聯(lián)或并聯(lián)引腳上。就等于把數(shù)電實(shí)驗(yàn)在fpga里面做。
arm的編程指的是c語言或者匯編的編程，arm一條條的讀取語句，順序?qū)崿F(xiàn)其功能。
fpga的編程則完全不同。fpga編程本身指的就是編輯其內(nèi)部的電路結(jié)構(gòu)。fpga運(yùn)行代碼也不是一條條執(zhí)行的，而是讀入代碼之后就生成了邏輯門結(jié)構(gòu)。這些邏輯門結(jié)構(gòu)是并行運(yùn)作的。給輸入就同時(shí)產(chǎn)生輸出。所以fpga的編程語言叫做hdl（硬件描述語言）。hdl中的語句執(zhí)行是不分先后的。
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
開發(fā)
FPGA的開發(fā)相對于傳統(tǒng)PC、單片機(jī)的開發(fā)有很大不同。FPGA以并行運(yùn)算為主，以硬件描述語言來實(shí)現(xiàn)；相比于PC或單片機(jī)（無論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu)）的順序操作有很大區(qū)別，也造成了FPGA開發(fā)入門較難。目前國內(nèi)有專業(yè)的FPGA外協(xié)開發(fā)廠家，如［北京中科鼎橋ZKDQ-TECH］等。FPGA開發(fā)需要從頂層設(shè)計(jì)、模塊分層、邏輯實(shí)現(xiàn)、軟硬件調(diào)試等多方面著手。
FPGA怎么理解
fpga你可以理解成把一堆邏輯器件比如與門，或門，選擇器等放在一個(gè)盒子里，盒子周圍就是片子的引腳。通過邏輯編寫，把許多的門和許多選擇器等器件串聯(lián)或并聯(lián)引腳上。就等于把數(shù)電實(shí)驗(yàn)在fpga里面做。
arm的編程指的是c語言或者匯編的編程，arm一條條的讀取語句，順序?qū)崿F(xiàn)其功能。
fpga的編程則完全不同。fpga編程本身指的就是編輯其內(nèi)部的電路結(jié)構(gòu)。fpga運(yùn)行代碼也不是一條條執(zhí)行的，而是讀入代碼之后就生成了邏輯門結(jié)構(gòu)。這些邏輯門結(jié)構(gòu)是并行運(yùn)作的。給輸入就同時(shí)產(chǎn)生輸出。所以fpga的編程語言叫做hdl（硬件描述語言）。hdl中的語句執(zhí)行是不分先后的。
工程師談：FPGA設(shè)計(jì)之硬件
做FPGA也有兩年了，從剛開始的Verilog開始學(xué)起，到后來的最小系統(tǒng)，再到颶風(fēng)II代開發(fā)板設(shè)計(jì)，到現(xiàn)在的XILINX XC2C系列CPLD開發(fā)，覆蓋了硬件設(shè)計(jì)底層的一些經(jīng)驗(yàn)。其實(shí)自己很想玩下FPGA的嵌入式，覺得很有前途的，但是后來自己也只是在學(xué)校開發(fā)板上過了下癮。談?wù)勅绾瓮鍲PGA吧
要了解FPGA首先弄懂它的結(jié)構(gòu)，F(xiàn)PGA是基于LUT結(jié)構(gòu)，在器件選型的時(shí)候一般是參考它的邏輯單元的大小，然后是功耗和匹配電平的關(guān)系，IO口供電電平；內(nèi)部PLL供電電平；所有的FPGA工作電壓都是在3.3V，2.5V，1.2V三者之間選擇，當(dāng)然一定要弄清楚IO口是基于CMOS還是TTL工藝的，兩者不能混淆。
選好器件后，接下來是原理圖設(shè)計(jì)。在原理圖設(shè)計(jì)中一般要注意去耦電容的容值大小，時(shí)鐘電路，內(nèi)部鎖相環(huán)電路，下載電路。一般AS下載電路還要注意匹配的配置芯片的大小，在器件手冊上都能查到，所以在設(shè)計(jì)前一定要通讀對應(yīng)的器件手冊，一般的配置電路手冊上都有參考，少走很多彎路。設(shè)計(jì)好原理圖后一般要考慮下面IO口的接法：GCLK/GRST；這些復(fù)用的管腳一般不用作普通的IO口。而用作對應(yīng)的第二功能。
原理圖設(shè)計(jì)好后重點(diǎn)是PCB的設(shè)計(jì)，在設(shè)計(jì)前一定要反復(fù)檢查原理圖，是否有原理上的錯(cuò)誤，一定注意電源電路的設(shè)計(jì)完整性。對于一般的TQFP封裝的芯片要注意采用雙面板我習(xí)慣把電源放在底層，濾波電容也通過過孔置于底層，在設(shè)計(jì)中當(dāng)然是先布電源，時(shí)鐘，最后布信號線了，其中的一些小的細(xì)節(jié)不用我啰嗦了，想必各位比我還厲害了。
完成整個(gè)硬件電路板的設(shè)計(jì)后，接下來就是程序的設(shè)計(jì)了，這里面靈活性很大，在設(shè)計(jì)中一定要注意語法的嚴(yán)謹(jǐn)性，一個(gè)小小的“《=“都會帶來無盡的麻煩，在完成程序設(shè)計(jì)后，一定要進(jìn)行時(shí)序仿真，我一般是先把模塊分塊利用工具內(nèi)部波形仿真來查看時(shí)序，接著采用SIGNAL TAP II進(jìn)行內(nèi)部邏輯分析，這個(gè)花了太多時(shí)間了，一個(gè)仿真就要幾個(gè)小時(shí)。所以還是用TESTBENCH比較實(shí)際，注意是測試信號建立時(shí)間保持時(shí)間是否滿足時(shí)序要求。
使用Xilinx口袋實(shí)驗(yàn)平臺,動手FPGA設(shè)計(jì)！
以Xilinx公司最新的Vivado FPGA集成開發(fā)環(huán)境為基礎(chǔ)，將數(shù)字邏輯設(shè)計(jì)與硬件描述語言Verilog HDL相結(jié)合，循序漸進(jìn)地介紹了基于Xili...
2017-12-27 標(biāo)簽：fpgaFPGA設(shè)計(jì)xilinx 1.4萬 0
FPGA的用處比我們平時(shí)想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來的簡單邏輯單元（LE）。 早期的FPGA相對比較簡單，所有的功能...
2018-09-07 標(biāo)簽：fpgaFPGA設(shè)計(jì) 1.3萬 0
FPGA設(shè)計(jì)思想，速度和面積互換原則不可忽視
流水線設(shè)計(jì)可以從某種程度上提高系統(tǒng)頻率。。前提是：設(shè)計(jì)可以分為若干步驟進(jìn)行處理，而且整個(gè)數(shù)據(jù)處理的過程是單向的，即沒有反饋或者逆運(yùn)算、前一個(gè)步驟的輸出是...
2017-12-18 標(biāo)簽：fpgaFPGA設(shè)計(jì)可編程邏輯 1.1萬 0
探討基于sopc技術(shù)的fpga集成嵌入式系統(tǒng)設(shè)計(jì)
可編程片上系統(tǒng)( SoPC)是在可編程邏輯器件的基礎(chǔ)上發(fā)展起來的一種靈活、高效的嵌入式系統(tǒng)設(shè)計(jì)解決方案,系統(tǒng)設(shè)計(jì)者可以從傳統(tǒng)的板級系統(tǒng)設(shè)計(jì)轉(zhuǎn)換到芯片級系...
2017-12-02 標(biāo)簽：FPGA設(shè)計(jì)SOPC技術(shù) 7643 0
作者：張澤小腳丫STEP 導(dǎo)讀：FPGA（Field Programmable Gate Array）譯作中文為：現(xiàn)場可編程門陣列，也就是設(shè)計(jì)者可以在現(xiàn)...
2018-06-14 標(biāo)簽：fpgaFPGA設(shè)計(jì)Altera 6924 0
之前的文章介紹了FPGA在線調(diào)試的方法，包括選定抓取信號，防止信號被優(yōu)化的方法等等。
2023-06-20 標(biāo)簽：FPGA設(shè)計(jì)DDS觸發(fā)器 6819 0
基于FPGA自適應(yīng)數(shù)字頻率計(jì)的設(shè)計(jì)
在電子工程，資源勘探，儀器儀表等相關(guān)應(yīng)用中，頻率計(jì)是工程技術(shù)人員必不可少的測量工具。頻率測量也是電子測量技術(shù)中最基本最常見的測量之一。不少物理量的測量，...
2019-01-01 標(biāo)簽：FPGA設(shè)計(jì) 6620 0
基于單光子探測的時(shí)間相關(guān)計(jì)數(shù)TCSPC設(shè)計(jì)實(shí)現(xiàn)
TCSPC時(shí)間相關(guān)單光子計(jì)數(shù)技術(shù)是一種成熟且通用的單光子計(jì)數(shù)技術(shù)，是一種功能強(qiáng)大的分析方法，目前廣泛應(yīng)用于熒光壽命測量、時(shí)間分辨光譜、熒光壽命成像、飛行...
2023-09-22 標(biāo)簽：FPGA設(shè)計(jì)存儲器數(shù)字轉(zhuǎn)換器 6470 3
1、硬件設(shè)計(jì)基本原則 (1)速度與面積平衡和互換原則：一個(gè)設(shè)計(jì)如果時(shí)序余量較大，所能跑的頻率遠(yuǎn)高于設(shè)計(jì)要求，能可以通過模塊復(fù)用來減少整個(gè)設(shè)計(jì)消耗的...
2017-12-19 標(biāo)簽：fpgaFPGA設(shè)計(jì) 6326 0
ChipScope是Xilinx提供的一個(gè)校驗(yàn)FPGA設(shè)計(jì)的工具。它的本質(zhì)是一個(gè)虛擬的邏輯分析儀，能調(diào)用FPGA內(nèi)部的邏輯資源對代碼中的各個(gè)變量進(jìn)行抓取分析。
2023-05-08 標(biāo)簽：FPGA設(shè)計(jì)led燈ROM 6308 0
華為 FPGA設(shè)計(jì)高級技巧Xilinx篇立即下載
類別：FPGA/ASIC 2010-11-19 標(biāo)簽：FPGA設(shè)計(jì)Xil
超經(jīng)典華為FPGA設(shè)計(jì)全套立即下載
類別：FPGA/ASIC 2014-09-23 標(biāo)簽：FPGA設(shè)計(jì)VHDL設(shè)計(jì)FPGA教程
類別：FPGA/ASIC 2013-01-22 標(biāo)簽：FPGAFPGA設(shè)計(jì)
【設(shè)計(jì)大全】華為fpga設(shè)計(jì)規(guī)范（Verilog Hdl）（整理）立即下載
類別：FPGA/ASIC 2015-08-31 標(biāo)簽：FPGA設(shè)計(jì)
基于FPGA設(shè)計(jì)LCD顯示控制器相關(guān)知識詳解立即下載
類別：顯示及光電 2017-12-01 標(biāo)簽：fpgaFPGA設(shè)計(jì)lcd
超經(jīng)典FPGA設(shè)計(jì)高級進(jìn)階教程立即下載
類別：FPGA/ASIC 2014-09-23 標(biāo)簽：FPGA設(shè)計(jì)IC設(shè)計(jì)FPGA教程
FPGA設(shè)計(jì)全流程工具FPGA Advantage培訓(xùn)班立即下載
類別：FPGA/ASIC 2011-03-15 標(biāo)簽：FPGA設(shè)計(jì)Advantage
如何有效地管理FPGA設(shè)計(jì)中的時(shí)序問題立即下載
類別：FPGA/ASIC 2017-01-14 標(biāo)簽：FPGA設(shè)計(jì)時(shí)序問題
基于單圖像向?qū)V波器的整數(shù)FPGA設(shè)計(jì)結(jié)構(gòu)立即下載
類別：嵌入式技術(shù)論文 2017-11-22 標(biāo)簽：FPGA濾波器FPGA設(shè)計(jì)
類別：FPGA/ASIC 2014-10-09 標(biāo)簽：FPGA設(shè)計(jì)FPGA教程
FPGA因?yàn)榫邆浣涌冢刂疲δ躀P，內(nèi)嵌CPU等特點(diǎn)有條件實(shí)現(xiàn)一個(gè)構(gòu)造簡單，固化程度高，功能全面的系統(tǒng)產(chǎn)品設(shè)計(jì)將是FPGA技術(shù)應(yīng)用最廣大的市場，具有極...
2012-02-29 標(biāo)簽：FPGAFPGA設(shè)計(jì)電子發(fā)燒友 2.5萬 0
FPGA設(shè)計(jì)約束技巧之XDC約束之I/O篇 （上）
從UCF到XDC的轉(zhuǎn)換過程中，最具挑戰(zhàn)的可以說便是本文將要討論的I/O約束了。 I/O 約束的語法 XDC 中可以用于 I/O 約束的命令包括 set_...
2017-11-17 標(biāo)簽：fpgaFPGA設(shè)計(jì)xdc 1.3萬 0
全硬件TCP/IP協(xié)議棧學(xué)習(xí)筆記 （第八天：W5500+FPGA實(shí)現(xiàn)tcp連接）
經(jīng)歷了一個(gè)多月的調(diào)試，最終終于使用basys2將tcp模式配置成功了。 首先說一下思路吧，首先W5500的發(fā)送與接收與開發(fā)板的通信使用的是SPI協(xié)議，下...
2017-12-18 標(biāo)簽：FPGA設(shè)計(jì)tcp 1.1萬 0
信號發(fā)生器又稱信號源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。能夠產(chǎn)生多種波形，如三角波、鋸齒波、矩形波（含方波）、正弦波的電路被稱為函數(shù)信號發(fā)生...
2012-05-30 標(biāo)簽：FPGAFPGA設(shè)計(jì)信號發(fā)生器 1.1萬 1
FPGA設(shè)計(jì)中的時(shí)序問題的詳細(xì)分析與解決方案
耗費(fèi)數(shù)月精力做出的設(shè)計(jì)卻無法滿足時(shí)序要求，這確實(shí)非常令人傷心。然而，試圖正確地對設(shè)計(jì)進(jìn)行約束以保證滿足時(shí)序要求的過程幾乎同樣令人費(fèi)神。找到并確定時(shí)序約束...
2017-11-24 標(biāo)簽：fpgaFPGA設(shè)計(jì)時(shí)序問題 9883 0
全硬件TCP/IP協(xié)議棧學(xué)習(xí)筆記（第七天：FPGA+W5500 PING通）
在一周多的時(shí)間，從軟件的協(xié)議到芯片接口最后到硬件描述，我覺得是時(shí)候試一試芯片了，看一看能不能ping通。兩天時(shí)間終于完成第一次ping，也挺不容易的。 ...
2017-12-18 標(biāo)簽：FPGA設(shè)計(jì)tcp 8948 0
把相對成熟的技術(shù)應(yīng)用到某些特定領(lǐng)域如通訊，視頻，信息處理等等開發(fā)出滿足行業(yè)需要并能被行業(yè)客戶接受的產(chǎn)品這方面主要是FPGA技術(shù)和專業(yè)技術(shù)的結(jié)合問題，另外...
2012-06-14 標(biāo)簽：FPGAFPGA設(shè)計(jì)電子發(fā)燒友網(wǎng) 8621 0
FPGA設(shè)計(jì)約束技巧之XDC約束之I/O篇（下）
XDC中的I/O約束雖然形式簡單，但整體思路和約束方法卻與UCF大相徑庭。加之FPGA的應(yīng)用特性決定了其在接口上有多種構(gòu)建和實(shí)現(xiàn)方式，所以從UCF到XD...
2017-11-17 標(biāo)簽：fpgaFPGA設(shè)計(jì)xdc 7309 0
對于NI很多專注于數(shù)據(jù)采集領(lǐng)域的客戶來說，對采集到的信號在前端加入濾波功能是非常常見的需求。但是，可能由于他們對NI產(chǎn)品不夠了解，不知道這部分功能完全可...
2017-11-15 標(biāo)簽：fpgaFPGA設(shè)計(jì) 7201 0
FPGA在深度學(xué)習(xí)領(lǐng)域的應(yīng)用
本文從硬件加速的視角考察深度學(xué)習(xí)與FPGA，指出有哪些趨勢和創(chuàng)新使得這些技術(shù)相互匹配，并激發(fā)對FPGA如何幫助深度學(xué)習(xí)領(lǐng)域發(fā)展的探討。
2019-06-28 標(biāo)簽：FPGA設(shè)計(jì)深度學(xué)習(xí) 6883 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機(jī)智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
