完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:26489次 帖子:90個(gè)
blue-ethernet高性能FPGA網(wǎng)絡(luò)數(shù)據(jù)包處理項(xiàng)目簡(jiǎn)介
blue-ethernet項(xiàng)目使用Bluespec SystemVerilog(BSV)硬件描述語(yǔ)言實(shí)現(xiàn)了一系列在FPGA上加速網(wǎng)絡(luò)數(shù)據(jù)包處理的硬件模塊。
2023-11-13 標(biāo)簽:FPGA設(shè)計(jì)以太網(wǎng)UDP協(xié)議 1186 0
下圖給出了反相器相位插指器的基本結(jié)構(gòu)。結(jié)構(gòu)很簡(jiǎn)單,兩個(gè)反相器陣列輸入分別接兩個(gè)時(shí)鐘,輸出直接短接在一起,數(shù)字信號(hào)控制反相器陣列選通的數(shù)目。
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)寄存器存儲(chǔ)器 1178 0
時(shí)鐘是每個(gè) FPGA 設(shè)計(jì)的核心。如果我們正確地設(shè)計(jì)時(shí)鐘架構(gòu)、沒(méi)有 CDC 問(wèn)題并正確進(jìn)行約束設(shè)計(jì),就可以減少與工具斗爭(zhēng)的時(shí)間。
2023-07-05 標(biāo)簽:FPGA設(shè)計(jì)寄存器CDC 1177 0
論工業(yè)控制系統(tǒng)的FPGA設(shè)計(jì)方法(2)
上次博文簡(jiǎn)要介紹了人們研究使用FPGA來(lái)進(jìn)行工業(yè)控制的驅(qū)動(dòng)力與FPGA器件與工具的介紹,本次介紹FPGA設(shè)計(jì)方法論中的FPGA體系及其開發(fā)工具介紹。
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)工業(yè)控制 1176 0
怎么通過(guò)搗鼓FPGA板把數(shù)碼管給點(diǎn)亮并顯示有效信息?
今天我們?nèi)蝿?wù)是通過(guò)小腳丫板載的兩個(gè)數(shù)碼管來(lái)顯示字符,所以首先我們要了解一下數(shù)碼管的基本工作原理,接下來(lái)再研究怎么通過(guò)搗鼓小腳丫把數(shù)碼管給點(diǎn)亮,并且顯示出...
2023-06-20 標(biāo)簽:FPGA設(shè)計(jì)led燈數(shù)碼管 1167 0
對(duì)于復(fù)位信號(hào)的處理,為了方便我們習(xí)慣上采用全局復(fù)位,博主在很長(zhǎng)一段時(shí)間內(nèi)都是將復(fù)位信號(hào)作為一個(gè)I/O口,通過(guò)撥碼開關(guān)硬件復(fù)位。
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)觸發(fā)器狀態(tài)機(jī) 1163 0
FPGA設(shè)計(jì)的IP和算法應(yīng)用綜述
IP(Intelligent Property) 核是具有知識(shí)產(chǎn)權(quán)核的集成電路芯核總稱,是經(jīng)過(guò)反復(fù)驗(yàn)證過(guò)的、具有特定功能的宏模塊,與芯片制造工藝無(wú)關(guān),可...
2024-03-07 標(biāo)簽:FPGA設(shè)計(jì)寄存器EDA工具 1153 0
論工業(yè)控制系統(tǒng)的FPGA設(shè)計(jì)方法(3)
上次博文簡(jiǎn)要分析了人們研究使用FPGA來(lái)進(jìn)行工業(yè)控制的驅(qū)動(dòng)力,并介紹了FPGA器件與開發(fā)工具。隨著器件成本的降低和器件性能的上升,F(xiàn)PGA必將在工業(yè)控制...
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)工業(yè)控制 1152 0
FPGA設(shè)計(jì)中動(dòng)態(tài)時(shí)鐘的使用方法
時(shí)鐘是每個(gè) FPGA 設(shè)計(jì)的核心。如果我們正確地設(shè)計(jì)時(shí)鐘架構(gòu)、沒(méi)有 CDC 問(wèn)題并正確進(jìn)行約束設(shè)計(jì),就可以減少與工具斗爭(zhēng)的時(shí)間。
2023-07-12 標(biāo)簽:FPGA設(shè)計(jì)寄存器CDC 1152 0
乘法器的Verilog HDL實(shí)現(xiàn)方案
兩個(gè)N位二進(jìn)制數(shù)x、y的乘積用簡(jiǎn)單的方法計(jì)算就是利用移位操作來(lái)實(shí)現(xiàn)。
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)HDL乘法器 1140 0
Vivado Schematic中的實(shí)線和虛線有什么區(qū)別?
Vivado Schematic中的實(shí)線和虛線有什么區(qū)別?
2023-06-16 標(biāo)簽:FPGA設(shè)計(jì)Vivado 1129 0
在大算力芯片領(lǐng)域“彎道超車”的機(jī)會(huì)
關(guān)于“彎道超車”,行業(yè)內(nèi)很多人士對(duì)此嗤之以鼻,他們認(rèn)為:做事情要腳踏實(shí)地,持之以恒,才有可能超越。
2023-08-02 標(biāo)簽:處理器電動(dòng)車FPGA設(shè)計(jì) 1126 0
深入探討在FPGA設(shè)計(jì)中要避免的10大錯(cuò)誤
本文列出了FPGA設(shè)計(jì)中常見(jiàn)的十個(gè)錯(cuò)誤。我們收集了 FPGA 工程師在其設(shè)計(jì)中犯的 10 個(gè)最常見(jiàn)錯(cuò)誤,并提供了解決方案的建議和替代方案。
2023-06-01 標(biāo)簽:FPGA設(shè)計(jì)DSP技術(shù)時(shí)鐘緩沖器 1105 0
如何設(shè)計(jì)一個(gè)參數(shù)化的數(shù)據(jù)選擇器
在FPGA設(shè)計(jì)中,大部分情況下我們都得使用到數(shù)據(jù)選擇器。并且為了設(shè)計(jì)參數(shù)化,可調(diào),通常情況下我們需要一個(gè)參數(shù)可調(diào)的數(shù)據(jù)選擇器,比如M選1,M是可調(diào)的參數(shù)。
2023-11-20 標(biāo)簽:FPGA設(shè)計(jì)Verilog數(shù)據(jù)選擇器 1105 0
FPGA設(shè)計(jì)中經(jīng)常犯的10個(gè)錯(cuò)誤
本文列出了FPGA設(shè)計(jì)中常見(jiàn)的十個(gè)錯(cuò)誤。我們收集了 FPGA 工程師在其設(shè)計(jì)中犯的 10 個(gè)最常見(jiàn)錯(cuò)誤,并提供了解決方案的建議和替代方案。本文假定讀者已...
2023-05-31 標(biāo)簽:fpgaFPGA設(shè)計(jì)RTL 1096 1
對(duì)應(yīng)的IP端口處也會(huì)出現(xiàn)相應(yīng)的端口,例如上圖選擇了2個(gè)Quad,也就是8個(gè)通道的串行收發(fā)器,那么對(duì)應(yīng)的drp接口就有8個(gè)。
2023-06-21 標(biāo)簽:收發(fā)器FPGA設(shè)計(jì)串行收發(fā)器 1091 0
我們以smartcam的預(yù)處理作為例子。xf_pp_pipeline的作用是將輸入圖像的格式從NV12轉(zhuǎn)換為BGR,再進(jìn)行減均值和歸一化操作。
2023-06-26 標(biāo)簽:FPGA設(shè)計(jì)計(jì)算機(jī)視覺(jué)opencv 1075 0
FPGA中的異步復(fù)位or同步復(fù)位or異步復(fù)位同步釋放
在FPGA設(shè)計(jì)中,復(fù)位電路是非常重要的一部分,它能夠確保系統(tǒng)從初始狀態(tài)開始啟動(dòng)并保證正確運(yùn)行。
2023-05-22 標(biāo)簽:FPGA設(shè)計(jì)寄存器計(jì)數(shù)器 1073 0
求一種FPGA實(shí)現(xiàn)圖像去霧的實(shí)現(xiàn)設(shè)計(jì)方案
本文詳細(xì)描述了FPGA實(shí)現(xiàn)圖像去霧的實(shí)現(xiàn)設(shè)計(jì)方案,采用暗通道先驗(yàn)算法實(shí)現(xiàn),并利用verilog并行執(zhí)行的特點(diǎn)對(duì)算法進(jìn)行了加速;
2023-06-05 標(biāo)簽:HDMIFPGA設(shè)計(jì)RGB 1050 0
EDA工具如何為FPGA設(shè)計(jì)提供便捷高效的設(shè)計(jì)環(huán)境
如今FPGA已進(jìn)入硅片融合時(shí)代,集成了DSP、ARM等,這種混合系統(tǒng)架構(gòu)需要更好的開發(fā)環(huán)境,如嵌入式軟件工具OS支持、DSP編程、基于C語(yǔ)言的編程工具、...
2019-01-25 標(biāo)簽:fpga設(shè)計(jì)eda工具 1039 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |