完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:26489次 帖子:90個(gè)
Xilinx FPGA AXI4總線(二)用實(shí)例介紹5個(gè)讀寫通道
AXI4協(xié)議是一個(gè)點(diǎn)對點(diǎn)的主從接口協(xié)議,數(shù)據(jù)可以同時(shí)在主機(jī)(Master)和從機(jī)(Slave)之間**雙向** **傳輸** ,且數(shù)據(jù)傳輸大小可以不同。
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)FIFO存儲BRAM 3383 0
Xilinx FPGA AXI4總線(一)介紹【AXI4】【AXI4-Lite】【AXI-Stream】
從 FPGA 應(yīng)用角度看看 AMBA 總線中的 AXI4 總線。
2023-06-21 標(biāo)簽:控制器FPGA設(shè)計(jì)DDR 2239 0
FPGA仿真必備—Matlab生成.mif/.txt/.coe文件
.mif 和 .coe 是 FPGA 設(shè)計(jì)中常用的存儲文件,用于 ROM、RAM 等存儲器數(shù)據(jù)的加載,常見的還用在 DDS 信號發(fā)生器和 FIR 濾波器...
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)存儲器DDS 5475 0
CDC跨時(shí)鐘域處理及相應(yīng)的時(shí)序約束
CDC(Clock Domain Conversion)跨時(shí)鐘域分單bit和多bit傳輸
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)RAMCDC 1757 0
對應(yīng)的IP端口處也會出現(xiàn)相應(yīng)的端口,例如上圖選擇了2個(gè)Quad,也就是8個(gè)通道的串行收發(fā)器,那么對應(yīng)的drp接口就有8個(gè)。
2023-06-21 標(biāo)簽:收發(fā)器FPGA設(shè)計(jì)串行收發(fā)器 1090 0
講解幾點(diǎn)關(guān)于FIFO IP核使用時(shí)的注意事項(xiàng)
FIFO?還是FIFO IP核?這也需要寫總結(jié)嗎?太容易了吧。如果我是一個(gè)正在處于面試找工作中的年輕人,肯定關(guān)注的是如何手撕FIFO,這也是當(dāng)時(shí)校招時(shí)候...
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)寄存器RAM 1433 0
Xilinx的高質(zhì)量時(shí)鐘輸出ODDR原語
在SDR接口中,ODDR轉(zhuǎn)發(fā)時(shí)鐘(仍在時(shí)鐘樹內(nèi)),輸出端要直連到輸出port,不可加邏輯,連接方式:輸出時(shí)鐘連接ODDR的C引腳,D1固定值1&apos...
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)SDRRTL 1504 0
IBERT(Integrated Bit ErrorRatio Tester,集成誤比特率測試工具),是Xilinx提供用于調(diào)試FPGA高速串行接口比特...
2023-06-21 標(biāo)簽:收發(fā)器FPGA設(shè)計(jì)寄存器 3811 0
仿真是為了仿真,所以不要設(shè)置極限情況,例如在時(shí)鐘上升沿通過阻塞賦值給數(shù)據(jù),應(yīng)該避免這種情況;
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)仿真器Vivado 481 0
FPGA設(shè)計(jì)心得之Aurora IP核例子簡析與仿真
FLow Control 暫時(shí)選擇為None。(有必要后面專門研究,暫時(shí)最主要的還是弄懂用戶接口信號的用法?。?/p>
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)移位寄存器狀態(tài)機(jī) 1650 0
對于復(fù)位信號的處理,為了方便我們習(xí)慣上采用全局復(fù)位,博主在很長一段時(shí)間內(nèi)都是將復(fù)位信號作為一個(gè)I/O口,通過撥碼開關(guān)硬件復(fù)位。
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)觸發(fā)器狀態(tài)機(jī) 1162 0
盡量少使用復(fù)位,特別是少用全局復(fù)位,能不用復(fù)位就不用,一定要用復(fù)位的使用局部復(fù)位;
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)微處理器觸發(fā)器 2517 0
乘法器的Verilog HDL實(shí)現(xiàn)方案
兩個(gè)N位二進(jìn)制數(shù)x、y的乘積用簡單的方法計(jì)算就是利用移位操作來實(shí)現(xiàn)。
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)HDL乘法器 1139 0
怎么通過搗鼓FPGA板把數(shù)碼管給點(diǎn)亮并顯示有效信息?
今天我們?nèi)蝿?wù)是通過小腳丫板載的兩個(gè)數(shù)碼管來顯示字符,所以首先我們要了解一下數(shù)碼管的基本工作原理,接下來再研究怎么通過搗鼓小腳丫把數(shù)碼管給點(diǎn)亮,并且顯示出...
2023-06-20 標(biāo)簽:FPGA設(shè)計(jì)led燈數(shù)碼管 1166 0
通過小腳丫FPGA核心開發(fā)板來進(jìn)行門電路的設(shè)計(jì)
在數(shù)字電路中,門電路是最基本的構(gòu)成單位,可以說,任何復(fù)雜的數(shù)字電路系統(tǒng)都可以通過我們耳熟能詳?shù)呐c門,非門,或門,與非門,異或門等等組合實(shí)現(xiàn)。
2023-06-20 標(biāo)簽:FPGA設(shè)計(jì)led燈MOS管 1218 0
簡易FM信號解調(diào)的FPGA實(shí)現(xiàn)過程講解
FM解調(diào)需要去掉載波得到基帶的信號,考慮到FM的特殊性,使用參考資料1中的小角度近似解調(diào)算法
2023-06-20 標(biāo)簽:濾波器FPGA設(shè)計(jì)正弦波 4284 0
之前的文章介紹了FPGA在線調(diào)試的方法,包括選定抓取信號,防止信號被優(yōu)化的方法等等。
2023-06-20 標(biāo)簽:FPGA設(shè)計(jì)DDS觸發(fā)器 6819 0
FPGA純verilog編解碼SDI實(shí)現(xiàn)流程
一是使用專用編解碼芯片,比如典型的接收器GS2971,發(fā)送器GS2972,優(yōu)點(diǎn)是簡單,比如GS2971接收器直接將SDI解碼為并行的YCRCB,GS29...
2023-06-19 標(biāo)簽:FPGA設(shè)計(jì)DDR3接收器 1839 0
Xilinx被AMD收購的事情把我震出來了,看了看上上一篇文章講了下仿真的文件操作,這篇隔了很久遠(yuǎn),不知道該從何講起,就說說FPGA的在線調(diào)試的一些簡單...
2023-06-19 標(biāo)簽:FPGA設(shè)計(jì)RTLAXI總線 1990 0
多片F(xiàn)PGA原型驗(yàn)證的限制因素有哪些?
當(dāng)SoC系統(tǒng)的規(guī)模很大的時(shí)候,單片F(xiàn)PGA驗(yàn)證平臺已經(jīng)無法容納這么多容量,我們將采取將SoC設(shè)計(jì)劃分為多個(gè)FPGA的映射。
2023-06-19 標(biāo)簽:FPGA設(shè)計(jì)連接器TDM 699 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |