如何使用fpga實現(xiàn)數(shù)字基帶中環(huán)路延時估計

基于FPGA芯片Stratix II EP2S60F672C4設(shè)計實現(xiàn)了數(shù)字基帶預(yù)失真系統(tǒng)中的環(huán)路延遲估計模塊。該模塊運用了一種環(huán)路延遲估計新方法，易于...

2018-12-19 標(biāo)簽：fpgaFPGA設(shè)計 1697 0

FPGA速度-面積互換原則設(shè)計

速度-面積互換原則是貫穿FPGA設(shè)計的重要原則：速度是指工程穩(wěn)定運行所能達到的最高時鐘頻率，通常決定了FPGA內(nèi)部寄存器的運行時序；面積是指工程運行所消...

2023-06-09 標(biāo)簽：fpgaFPGA設(shè)計寄存器 1675 0

異步復(fù)位異步釋放會有什么問題？FPGA異步復(fù)位為什么要同步釋放呢？

一般來說，復(fù)位信號有效后會保持比較長一段時間，確保 register 被復(fù)位完成。但是復(fù)位信號釋放時，因為其和時鐘是異步的關(guān)系，我們不知道它會在什么時刻被釋放。

2024-01-24 標(biāo)簽：FPGA設(shè)計狀態(tài)機FDR 1674 0

按鍵抖動消除verilog設(shè)計

按鍵作為一種機械開關(guān)，在進行按鍵操作時，機械接觸點的彈性及電壓突變等原因，在機械開關(guān)合閉的時候會出現(xiàn)電壓抖動，因此在實際的應(yīng)用當(dāng)中需要做一定的處理。

2023-04-27 標(biāo)簽：FPGA設(shè)計觸發(fā)器FPGA芯片 1665 0

ASIC和FPGA到底選哪個好？兩者的流程有什么區(qū)別？

ASIC (Application Specific Integrated Circuit)，即專用集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)...

2023-09-02 標(biāo)簽：FPGA設(shè)計存儲器ASIC芯片 1664 0

基于FPGA的AES256光纖加密設(shè)計案例實現(xiàn)

近年來，信息安全應(yīng)用于生活中的各個領(lǐng)域.在光通信系統(tǒng)中，往往對速率有著較高的追求。其中對光模塊，光纖通信中的傳輸算法，傳輸?shù)哪Ｊ揭约肮獠ǘ芜x取有密切關(guān)聯(lián)。

2024-05-10 標(biāo)簽：FPGA收發(fā)器FPGA設(shè)計 1663 0

詳細討論SERDES用到的各種關(guān)鍵技術(shù)

隨著大數(shù)據(jù)的興起以及信息技術(shù)的快速發(fā)展，數(shù)據(jù)傳輸對總線帶寬的要求越來越高，并行傳輸技術(shù)的發(fā)展受到了時序同步困難、信號偏移嚴(yán)重，抗干擾能力弱以及設(shè)計復(fù)雜度...

2023-05-10 標(biāo)簽：收發(fā)器濾波器FPGA設(shè)計 1662 0

什么是同步有限狀態(tài)機？為什么要用狀態(tài)機？怎么表示狀態(tài)機？

同步：所有的狀態(tài)跳轉(zhuǎn)都是在時鐘的作用下進行

2023-07-17 標(biāo)簽：FPGA設(shè)計有限狀態(tài)機狀態(tài)機 1655 0

如何在FPGA上快速搭建以太網(wǎng)？

LWIP 是使用裸機設(shè)計以太網(wǎng)的良好起點，在此基礎(chǔ)上我們可以輕松調(diào)整軟件應(yīng)用程序以提供更詳細的應(yīng)用程序。LWIP Echo 服務(wù)器的使用首先使我們能夠確...

2023-09-08 標(biāo)簽：fpgaFPGA設(shè)計以太網(wǎng) 1651 0

FPGA設(shè)計心得之Aurora IP核例子簡析與仿真

FLow Control 暫時選擇為None。（有必要后面專門研究，暫時最主要的還是弄懂用戶接口信號的用法?。?/p>

2023-06-21 標(biāo)簽：FPGA設(shè)計移位寄存器狀態(tài)機 1650 0

簡易AM信號調(diào)制的FPGA實現(xiàn)過程簡單講解

首先，為什么是AM信號的調(diào)制過程，是因為在短時間情況下，AM信號的實現(xiàn)相對簡單，而且上述提到的幾個模塊都可以得到使用和驗證。

2023-06-06 標(biāo)簽：AGCFPGA設(shè)計ROM 1631 0

怎么使用MATLAB進行O-RAN小基站建模和仿真？

開放式無線接入網(wǎng)（Open Radio Access Network，簡稱 O-RAN）是一種無線接入網(wǎng) (RAN)。

2023-06-14 標(biāo)簽：matlabFPGA設(shè)計PHY 1625 0

在模塊化設(shè)計過程中編寫testbench并仿真的方法介紹

?在開始設(shè)計前，根據(jù)設(shè)計劃分好各功能模塊（為了敘述方便，這里以對“FPGA數(shù)字信號處理（十三）鎖相環(huán)位同步技術(shù)的實現(xiàn)”中設(shè)計的系統(tǒng)仿真為例）。

2023-09-04 標(biāo)簽：鎖相環(huán)FPGA設(shè)計仿真器 1624 0

fpga設(shè)計流程包含哪幾個部分

FPGA是一種可編程芯片，因此FPGA的設(shè)計方法包括硬件設(shè)計和軟件設(shè)計兩部分。硬件包括FPGA芯片電路、存儲器、輸入輸出接口電路等器件。軟件是對應(yīng)的VH...

2023-07-03 標(biāo)簽：fpgaFPGA設(shè)計可編程芯片 1623 0

FIFO IP核報Memory Collision Error on RAMB36E1解決方案

以前很少用到仿真，這次在仿真的過程中，遇到了某個警告，于是轉(zhuǎn)過頭又去研究了FIFO中的Safety Circuit的作用。

2023-06-19 標(biāo)簽：FPGA設(shè)計RAMFIFO存儲 1618 0

FPGA設(shè)計衍生時鐘約束和時鐘分組約束設(shè)置

FPGA設(shè)計中，時序約束對于電路性能和可靠性非常重要。

2023-06-26 標(biāo)簽：FPGA設(shè)計時序約束Vivado 1594 0

降低時序報告中邏輯延遲的方法

在FPGA邏輯電路設(shè)計中，F(xiàn)PGA設(shè)計能達到的最高性能往往由以下因素決定。

2023-09-26 標(biāo)簽：fpga邏輯電路FPGA設(shè)計 1592 0

從處理單bit跨時鐘域信號同步問題來入手

在數(shù)字電路中，跨時鐘域處理是個很龐大的問題，因此將會作為一個專題來陸續(xù)分享。今天先來從處理單bit跨時鐘域信號同步問題來入手。

2023-06-27 標(biāo)簽：FPGA設(shè)計IC設(shè)計仿真器 1591 0