完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。
文章:303個(gè) 瀏覽:128082次 帖子:559個(gè)
IAR Embedded Workbench 將支持RISC-V太空級(jí)處理器 NOEL-V
IAR Embedded Workbench 將支持 RISC-V 太空級(jí)處理器 NOEL-V 嵌入式開發(fā)軟件和服務(wù)的全球領(lǐng)導(dǎo)者 IAR Systems...
高云半導(dǎo)體將引入DSim Cloud作為高云半導(dǎo)體FPGA的EDA解決方案
2022年10月26日,中國(guó)廣州,廣東高云半導(dǎo)體科技股份有限公司(以下簡(jiǎn)稱“高云半導(dǎo)體”)宣布與Metrics Design Automation公司(...
VHDL和Verilog中數(shù)組定義、初始化、賦值方法
方法:實(shí)際應(yīng)用里,通常需要在上電復(fù)位過程中對(duì)變量進(jìn)行初始化,如果數(shù)組個(gè)數(shù)少時(shí),直接賦初始值即可,但是數(shù)組個(gè)數(shù)多時(shí),可以用循環(huán)實(shí)現(xiàn)賦值,通常的循環(huán)語句有F...
雖然過去機(jī)器銷售是他們的主要業(yè)務(wù),但創(chuàng)新的機(jī)器制造商已經(jīng)開始向客戶提供預(yù)測(cè)性維護(hù)服務(wù)合同,以減少生產(chǎn)線停機(jī)。該行業(yè)越來越多的參與者將重點(diǎn)轉(zhuǎn)向服務(wù)收入...
此處的代碼主要指的是HDL, hardware design language, 最主流的只有一種:Verilog,以及它的衍生品system veri...
Vivado仿真器進(jìn)行混合語言仿真的一些要點(diǎn)
本文主要介紹使用 Vivado 仿真器進(jìn)行混合語言仿真的一些要點(diǎn)。
區(qū)別來了,很明顯,第一份代碼因?yàn)橛胦utput <= output + 1的原因,左右兩端使用了相同的信號(hào),混淆當(dāng)前狀態(tài)和下一狀態(tài),下一狀態(tài)被隱藏...
Vivado BDC (Block Design Container)怎么用
談到BDC(Block DesignContainer)就不得不提IPI(IP Integrator)。IPI常被翻譯為“IP集成器”,也是有道理的。它...
使用Vivado仿真器進(jìn)行混合語言仿真的一些要點(diǎn)
Vivado 仿真器支持混合語言項(xiàng)目文件及混合語言仿真。這有助于您在 VHDL 設(shè)計(jì)中包含 Verilog 模塊,反過來也是一樣。 本文主要介紹使用 V...
在最近召開的RISC-V中國(guó)峰會(huì)上,中科院計(jì)算所的包云崗研究員團(tuán)隊(duì)正式發(fā)布了名為“香山”的開源高性能處RISC-V處理器。前不久我有幸和包老師就這個(gè)事情...
Vivado提供了三種封裝IP的方式:(1)將當(dāng)前工程封裝為IP;(2)將當(dāng)前工程中的BD(IPI 設(shè)計(jì))封裝為IP;(3)將指定的文件目錄封裝為IP。...
VHDL與Verilog硬件描述語言如何用TestBench來進(jìn)行仿真
VHDL與Verilog硬件描述語言在數(shù)字電路的設(shè)計(jì)中使用的非常普遍,無論是哪種語言,仿真都是必不可少的。而且隨著設(shè)計(jì)復(fù)雜度的提高,仿真工具的重要性就越...
2021-08-04 標(biāo)簽:vhdl 3766 0
Verilog HDL verilog hdl和vhdl的區(qū)別
Verilog HDL是一種以文本形式描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的硬件描述語言,也可描述邏輯電路圖、邏輯表達(dá)式等。Verilog HDL和VHDL是目...
2021-07-23 標(biāo)簽:VHDLVerilog HDL 1.1萬 0
Socionext將選用Flex Logix嵌入式eFPGA用于5G無線基站平臺(tái)
摘要 近日,F(xiàn)lex Logix宣布與Socionext簽署協(xié)議,Socionext獲得其EFLX 4K eFPGA授權(quán)許可,并應(yīng)用于5G平臺(tái)7nm A...
淺析Vivado在非工程模式下的FPGA設(shè)計(jì)流程
參考:UG892 UG835 Vivado集成開發(fā)工具為設(shè)計(jì)者提供了非工程模式下的FPGA設(shè)計(jì)流程。在Vivado非工程模式下,F(xiàn)PGA開發(fā)人員可以更加...
眾所周知,用于FPGA開發(fā)的硬件描述語言(HDL)主要有兩種:Verilog和VHDL。
淺析modelsim 自動(dòng)化 高效獨(dú)立仿真含vivado IP核的工程
1.modelsim編譯vivado庫 1)雙擊啟動(dòng)vivado軟件,如下圖操作。 2)Simulator:選對(duì)應(yīng)的, Language:都選all, ...
深度解讀VHDL語言的卷積碼和Viterbi譯碼的實(shí)現(xiàn)
介紹并用VHDL語言實(shí)現(xiàn)了卷積編碼和維特比譯碼。根據(jù)編碼器特征設(shè)計(jì)了一種具有針對(duì)性的簡(jiǎn)潔的維特比譯碼器結(jié)構(gòu),
2021-05-12 標(biāo)簽:轉(zhuǎn)換器存儲(chǔ)器vhdl 2463 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |