非線性特性有關。以下將重點分析由電源、外部基準源、數字連接、外部干擾等造成的固定頻率雜散。根據應用情況，可降低或完全避免這些類型的雜散，以助于實現最佳的信號鏈性能。 由ADC周圍DC-DC電源而導致的雜散
2019-02-14 14:18:45
LMX2531 - High Performance Frequency Synthesizer System with Integrated VCO - National Semiconductor
2022-11-04 17:22:44
LMX2531 High-Performance Frequency Synthesizer System With Integrated VCO datasheet (Rev. S)
2022-11-04 17:22:44
LMX2531 HIGH PERFORMANCE FREQUEN
2023-04-06 17:11:04
LMX2531 HIGH PERFORMANCE FREQUEN
2023-04-06 17:11:04
LMX2531 HIGH PERFORMANCE FREQUEN
2023-04-06 17:12:51
LMX2531 HIGH PERFORMANCE FREQUEN
2023-04-06 17:12:55
LMX2531 HIGH PERFORMANCE FREQUEN
2023-03-23 07:59:53
LMX2531 HIGH PERFORMANCE FREQUEN
2023-04-06 17:10:54
mm 28針WQFN系統–無線通信中的集成環路濾波器下變頻–低雜散、低相位噪聲的分數器件。–基于增量-西格瑪調制器的10 kHz頻率分辨率PLL。–Integer-N，如果PLL和LMX2512支持
2020-09-25 17:41:56
和高相位檢測器頻率可實現非常低的帶內噪聲和集成抖動。高速 N 分頻器沒有預分頻器，從而顯著減少了雜散的振幅和數量。還有一個可減輕整數邊界雜散的可編程輸入乘法器。LMX2594 允許用戶同步多個器件
2021-03-24 15:59:47
? ? ?我用lmx2531-1910來作第一本振，編程以后各項射頻指標優秀，輸出純凈，但是ftest/ld引腳始終為一個低電平，把R3寄存器中Fold[3：0]的值從0-15全部試了一遍也沒有變化
2018-06-24 06:09:52
聲明整數邊界雜散功率高于 –80 dBc的通道不可用；那么，圖1中大約有10% 的通道將不再可用。為了解決這個問題，ADIsimFrequencyPlanner可以優化PLL/VCO配置以便降低
2019-10-11 08:30:00
雜散測試線損問題？ 有的時候是一個范圍，怎么確定線損呢？
2020-05-08 05:55:31
雜散測試線損問題？ 有的時候測得是一個范圍，怎么確定線損呢？
2016-09-11 23:41:06
性能也會比整數分頻的鎖相環好。在中等的信道間隔（10kHz，1MHz）上，二者表現出差不多的雜散性能。一個通用的規則是，在200kHz的信道間隔以下，小數分頻的雜散性能優于整數分頻。小數分頻的鎖相環
2019-01-16 12:27:07
考慮由于采用了雜散補償電路，所以該電路會增加環內的相位噪聲。從雜散性能上看，在較小的信道間隔（1MHz）上，小數分頻的鎖相環的雜散性能也會比整數分頻的鎖相環好。在中等的信道間隔（10kHz，1MHz）上
2017-04-27 15:58:16
出現一個與基帶信號相關的雜散點幅度-50dBm左右，影響了射頻輸出的Sfdr。具體現象:
輸出2.2ghz點頻時，雜散點在2.6GHz
輸出2.3ghz點頻時，雜散在2.5ghz
輸出2.4ghz點頻
2023-12-04 07:39:16
我們準備把AD9361用于TDD系統,但由于時延等問題,想把9361配置成FDD模式,通過外部的開關實現TDD切換;需要了解一下FDD模式下TX通道的雜散/噪底等情況,以便設計開關的收發隔離;1
2018-12-27 09:24:47
各位大牛，請教一下。我現在用AD9467-250，采樣時鐘用AD9517-3出的200MHz，采集70M、0dBm單音信號。頻譜上出現較多的雜散。ADC前端電路按照AD9467手冊推薦的設計。ADC
2019-01-25 08:21:14
各位大牛，請教一下。我現在用AD9467-250，采樣時鐘用AD9517-3出的200MHz，采集70M、0dBm單音信號。頻譜上出現較多的雜散。ADC前端電路按照AD9467手冊推薦的設計。ADC
2023-12-08 06:52:03
近日通過多次測試，發現AD9912的DAC輸出端雜散比較大。望幫忙分析分析 環境條件如下：1、3.3v，1.8v均為LDO電源供電；原理圖參考的是官方提供的文件。2、外部1G時鐘輸入，旁路內部PLL
2019-03-08 15:14:23
參考輸入為245.76MHz/0dBm，輸出61.44MHz附近給鎖相環做參考，可是輸出一直有雜散。我改用信號源直接給鎖相環提供參考就沒有雜散了，所以推斷出是AD9912引入的雜散。我同事他也用
2018-12-25 11:41:21
前段時間做了一個關于AD9958的板子，輸出頻率在14MHz到22MHz，從其PDF資料上的相位噪聲曲線看，15MHz在10KHz以內的雜散非常好，而實際上做出來近端幾百Hz的雜散最差的只有80左右
2019-02-22 08:27:59
Giga ADC 是 TI 推出的采樣率大于 1GHz 的數據轉換產品系列，主要應用于微波通信、衛星通信以及儀器儀表。本文介紹了 Giga ADC 的主要架構以及 ADC 輸出雜散的成因分析，以及優化性能的主要措施。
2021-04-07 06:23:37
我使用ADF4351,其輸出在中心頻率偏移184k附近有雜散輸出,通過減小環路帶寬,減小充電電流等,雜散有一定的降低, 此時帶來靠近中心頻率出的噪聲升高,通過對比不同的板卡,都存在類似的現象,環路
2018-10-12 09:24:23
我用cc1120實現頻分復用，現在發現存在雜散現象，尤其是2個以上不同信道一起發射時，他們的雜散疊加導致其他信道被污染，請問這種情況有解決方法么
2018-06-24 03:14:54
DC1959A-A，演示板，采用LTC6948-1超低噪聲和雜散整數N頻率合成器，集成VCO。 DC1959A提供50歐姆SMA連接器，用于參考頻率輸入fREF（REF + IN）和差分RF輸出（RF +和RF-）
2019-07-18 08:08:07
DC1959A-C，演示板，采用LTC6948-3超低噪聲和雜散整數N頻率合成器，集成VCO。 DC1959A提供50歐姆SMA連接器，用于參考頻率輸入fREF（REF + IN）和差分RF輸出（RF +和RF-）
2019-07-18 08:43:41
Giga ADC目前已經廣泛的應用于數據采集、儀器儀表、雷達和衛星通信系統；隨著采樣速率和精度的進一步提高，Giga ADC架構 是什么樣的？ Giga ADC中的輸出雜散的形成原因是什么？有什么樣相應的優化措施了？
2021-04-06 06:38:13
在使用HMC704中遇到非整數邊界雜散問題，麻煩各位看看： REFin:100MHz, N=2, 鑒相頻率50MHz輸出分別為10025MHz，10050MHz和10075MHz環路濾波器帶寬：1
2019-02-21 14:05:56
70MHz的時候，只改變AD9912的輸出，HMC833寄存器不改變。 現在遇到的問題如下： 1.在低頻段（1.5GHz內）有一大片鑒相頻率整數倍的雜散信號存在，雜散信號與主信號間的差距大概在
2019-02-22 12:27:30
眾所周知，ADI公司的頻率源芯片在鑒相頻率整數倍處存在整數邊界雜散問題。拿ADF4355舉例，鑒相頻率取20MHz，輸出5000.01MHz，由于5000MHz為20MHz的整數倍，所以此輸出頻率只
2018-09-04 11:35:47
每隔3KHz存在雜散，無法通過降低信號功率，改變時鐘數據相位來改善
更改參考時鐘為60MHz,雜散間隔變為15K
更改參考時鐘為20MHz是，雜散消失
請問各位大神這個問題應該怎么考慮，謝謝
另外當去掉DAC輸出輔助之后用示波器測試波形如下，這種現象是信號發生反射了嗎？
2023-12-07 07:09:55
~12.75GHz全頻段的寬帶定向耦合器。從上述分析我們可以得出以下結論：發射系統自帶的監測端口不能作為雜散測量的依據，要準確測量—個發射系統的雜散信號，唯一可取的測試點就是發射天饋系統的主饋線
2017-11-15 10:35:09
整數邊界雜散不受歡迎的原因有哪些？如何改變PFD頻率？怎樣將ADIsimFrequencyPlanner應用到寬帶VCO里？
2021-04-12 06:28:29
小數分頻器整數邊界雜散問題的提出小數分頻器整數邊界雜散的優化設計
2021-04-19 08:32:15
DDS的工作原理是什么？如何抑制DDS輸出信號中雜散問題？
2021-05-26 07:15:37
直接數據頻率合成器（DDS）因能產生頻率捷變且殘留相位噪聲性能卓越而著稱。另外，多數用戶都很清楚DDS輸出頻譜中存在的雜散噪聲，比如相位截斷雜散以及與相位-幅度轉換過程相關的雜散等。此類雜散是實際
2023-12-15 07:38:37
DDS的工作原理是什么如何降低輸出信號雜散電平？DDS作為分頻器在鎖相環中的應用研究
2021-04-22 06:09:32
假設您已經通過迭代信息傳遞相位邊限和回路帶寬在鎖相環(PLL)上花費了一些時間。但遺憾地是，還是無法在相位噪聲、雜散和鎖定時間之間達成良好的平衡。感到泄氣？想要放棄？等一下！你是否試過伽馬優化參數？
2019-07-31 07:26:15
雜散測試的一些資料，期刊論文，有需要的朋友自行下載吧
2018-09-26 10:15:21
例如，若是鑒相器頻率為100MHz，輸出頻率為2001MHz，那么整數邊界雜散將為1MHz的偏移量。在這種情況下，1MHz還是可以容忍的。但當偏移量變得過小，卻仍為非零值時，分數雜散情況會更加嚴重
2022-11-18 07:51:05
您曾設計過具有分數頻率合成器的鎖相環（PLL）嗎？這種合成器在整數通道上看起來很棒，但在只稍微偏離這些整數通道的頻率點上雜散就會變得高很多，是吧？如果是這樣的話，您就已經遇到過整數邊界雜散現象了
2018-09-06 15:11:00
消費市場認可。是德科技在測試測量領域有著悠久的歷史，從1938年第一臺諧波分析儀面世（彼時還時HP公司）到如今110GHz毫米波測試測量方案的開發，一直為我們產品研發領域的驗證帶來不同的驚喜。以下通過一個案例，使用是德科技測試測量解決方案，完成無線智能終端產品的輻射雜散的最終優化。
2019-06-10 06:38:45
傳導和輻射雜散的FCC限值是什么情況，沒看懂，求指點。另外，2G和3G的雜散測試，除了測試頻率范圍不同外，還有哪些不同，提前謝謝大神！！！！！！！
2013-03-10 21:38:03
小弟正在調試一款X波段（9.6-10.8GHz）的鎖相環，采用的是內部集成VCO的HMC778LP6CE芯片。在調試中，我發現在距中心頻率50Hz整數倍的頻率處有很多雜散，請問各位大神這些雜散
2014-07-21 15:47:54
的其余部分。此類不希望有的輸出信號被稱為 “雜散脈沖”。假如這些雜散脈沖的功率足夠高，那就會在射頻設計中引發很多問題，例如：發送器中相鄰通道的污染、接收器中的靈敏度損失、或期望信號自身的失真。視系統
2019-07-23 08:17:34
（1）外觀判斷法對埋地管道來說，如果受到直流雜散電流的腐蝕，其外觀是：孔蝕傾向大，創面光滑、邊緣比較整齊，有時有金屬光澤，腐蝕產物似炭黑色粉末，無分層現象，有水存在且腐蝕激烈時，可以明顯觀察到電解
2020-12-01 16:22:35
100M晶振50M鑒相，環路帶寬120K，全頻帶測試，頻率在4150M以下1M步進雜散非常高，但是這個頻率以上就沒有，請問這是啥問題導致的，減小cp電流幾乎無改善，100K，10K，1K就更差了
2018-08-01 07:04:21
80dB以上。290MHz和302MHz就很差，100MHz頻寬內，出現了若干雜散。其中290MHz輸出時，出現了310MHz的雜散最高約60dBc，但是該雜散能量不穩定，起伏就有10dB左右。能否幫我分析下，這個雜散由哪里產生的？為什么能量會有如此大的起伏？多謝啦！~
2018-11-29 09:49:07
貴公司的專家們好，我最近在做的項目使用的AD9914芯片，芯片使用3.2GHz參考時鐘，DDS輸出950MHz信號時150MHz,200MHz,處有-65dBc左右的雜散，300MHz處有
2018-11-13 09:35:04
ADF4351輸出，相噪遠不及器件參考值理想。而且在離中心頻率最近處的雜散出現在偏離中心頻率5KHz的地方。從頻譜來分析，我估計如果能減小或者消除該雜散，則相噪應該可以明顯變好。電源我采用了兩顆
2018-09-29 15:40:47
Current可優化雜散至51dBc左右。ADIsimfrequencyPlanner也沒有這么近的雜散仿真值提供，該雜散從何而來，有何推薦的解決方法？（設置輸出為4100MHz則無此雜散）另外若采用
2018-08-22 10:40:08
您好，請問我在做ADF4356鎖相環時發現在PFD諧波處有較強雜散，高達-75dBc，可以看成就是整數邊界雜散，但是雜散距離中心頻率已經有了15M左右，環路帶寬40KHz，請問一下這是什么原因導致
2019-02-15 13:26:51
如圖，這是數據手冊上說的HMC833參考為50MHz輸出為5900.8Mhz時的雜散情況。圖上頻偏頻偏為400KHz和800Khz的地方都有雜散。根據數據手冊上的理論，我能理解800Khz處的雜散是整數邊界雜散，但我沒弄懂400Khz處的雜散緣由？哪位明白的，可以解釋一下？謝謝
2018-10-09 17:57:58
HMC833低雜散(1)HMC833是否有低雜散模式。（2）改變seed in fraction是否有作用？
2019-01-15 08:42:05
請問ADI和各位大神，AD9361的整數邊界雜散指標是多少啊?我以前用ADI的小數分頻芯片如ADF4112、AD4350、ADRF6750等雜散都能控制在近－60dBc以下，現在用AD9361
2018-08-23 07:15:55
各位好我在看模擬對話的時候，看到邊帶雜散和開關雜散不太明白，請問大家這其中的含義以及它將導致什么后果？謝謝大家了！！！
2019-01-09 09:29:01
DC1705C-C，演示板，采用LTC6946超低噪聲和雜散整數頻率合成器，集成VCO。 VCO不使用外部組件，無需外部系統支持即可進行內部校準
2019-03-01 10:06:25
DC1705B-A，演示板，采用LTC6946超低噪聲和雜散整數頻率合成器，集成VCO。 VCO不使用外部組件，無需外部系統支持即可進行內部校準
2019-02-28 09:40:18
Hello！ 請教個關于鑒相頻率雜散與環路濾波器布線的問題。例如ADF4360，鑒相頻率的雜散抑制的典型值為-70dBc左右，而實測為-60~-65dBc，也能接受，只是感覺各次倍頻的鑒相頻率太多
2018-11-07 09:03:01
最近調試遇到個問題，40W功放輸出功率時在225K左右會有雜散，抑制在-50dB左右，初步認為是由于風扇引起的，如過是風扇引起的話，該如何解決
2014-03-28 09:58:41
基于LMX2531的UHF+RFID讀寫器射頻電路設計
2016-01-04 17:03:55
49 電子發燒友網為你提供TI(ti)lmx2531相關產品參數、數據手冊，更有lmx2531的引腳圖、接線圖、封裝手冊、中文資料、英文資料，lmx2531真值表，lmx2531管腳等資料，希望可以幫助到廣大的電子工程師們。
2018-08-03 18:10:58
電子發燒友網站提供《基于LMX2531的UHF RFID讀寫器射頻電路設計.pdf》資料免費下載
2023-11-06 14:14:000
電子發燒友App
工商網監
評論