大規模多輸入多輸出 （mMIMO） 的出現為基站硬件帶來了新的射頻挑戰，而新的無線電技術促進了通向 5G 無線的道路。因此，已經面臨日益復雜的射頻復雜性的 5G 基礎設施現在需要半導體公司進行另一輪創新，以通過更具適應性的解決方案來提高網絡效率。

到目前為止，通信設備制造商勢必會創建多張具有特定頻率的卡，以滿足無線行業對全球各種授權和非授權 5G 頻段的需求。以愛立信為例，它每周創建兩個電路板設計，以跟上全球所有頻率計劃。

那么我們如何開發一個獨立于頻率并且可以在多個地區使用的單一平臺呢？特別是對于 mMIMO 無線電，它在面板中使用大量天線，這使得網絡效率勢在必行。Xilinx 聲稱其Zynq ? UltraScale+? 射頻片上系統 （SoC） 提供了一個單芯片自適應平臺，可以針對多種 5G 標準進行重新配置。

直接射頻采樣

在傳統的模擬方法中，射頻信號鏈通過分立元件進行射頻采樣后通過 JESD204 接口連接到數字前端。它還涉及每個芯片一到兩個轉換器。在這里，從一個芯片到另一個芯片的數據轉換可能需要高達 8 瓦的功率來傳輸 320 Gb 的數據。

但是，當您使用大量發射器和接收器時，例如 mMIMO 設計中的情況，您必須非常注意功耗。因此，Zynq UltraScale+ 提供了一個單芯片自適應無線電平臺，可對射頻信號進行直接采樣。

圖 1：傳統的基于模擬的方法（上圖）和直接射頻采樣方法（下圖）之間的比較

直接射頻采樣直接處理輸入信號，無需下變頻為中頻 （IF） 信號，并應用 DSP 技術執行數字域中的信號調節等任務。當射頻電路進入下一個芯片以執行網絡路由等任務時，這消除了 JESD204 瓶頸。

這反過來又簡化了模數信號鏈并允許處理更多數據，這是 5G 系統中 mMIMO 基站的關鍵優勢。該單芯片自適應平臺集成了基帶、無線電 IP、MAC、DSP 信號和濾波以及具有通用數字處理器和 DDR4 內存子系統的數據轉換器。

例如，RF 數據轉換器的集成為降低功耗、占地面積和物料清單 （BOM） 成本提供了寶貴的場所。Zynq ? UltraScale+ 使用 14 位模數轉換器 （ADC） 支持高達 5 Giga 樣本/秒的直接射頻采樣，以及使用 14 位數模轉換器 （DAC） 的 10 G 樣本/秒的直接射頻采樣。

在 Zynq UltraScale+ 中，RF ADC 的采樣率從 4 G sample/s 提升到了 5 G sample/s，RF DAC 的采樣率從 6 G sample/s 提升到了 10 G sample/s。對于時分雙工 （TDD） 用例，這將 RF 數據塊的功耗降低了 20%。在這里，值得一提的是，大多數 5G 無線電都是基于 TDD 技術的。

FPGA 如何賦能射頻設計

以 FPGA 為中心的設計通常需要數據轉換器，但直到現在，只有低性能轉換器集成到 FPGA 中用于系統監控等應用。這主要是因為模擬和數字處理器是由半導體公司的不同團隊甚至完全由不同的公司開發的。

數字團隊致力于節點遷移以縮小節點大小，而模擬工程師使用穩定的舊處理節點。但是，它必須在要求更高集成度的現代無線電用例（例如 mMIMO）中發生變化。

Xilinx 聲稱，采用 16 nm FinFET 工藝制造的 Zynq UltraScale+ 是這種更高集成度的體現。它將模擬和數字域都放在一塊硅片中，以通過可編程邏輯優化信號流。

硬件和軟件可編程引擎的集成消除了分立元件，可將功耗和設計尺寸降低多達 50%。例如，Zynq UltraScale+ 通過將外部 PLL 振蕩器的數量從四個減少到一個來降低 BOM 成本。

圖 2：集成模擬和數字部件的單芯片 RF 解決方案如何降低功耗、占用空間和 BOM 成本

除了 5G 基站設計外，賽靈思還將這款多頻段無線電芯片用于其他射頻應用，例如相控陣雷達網絡和天氣監視系統。然后，還有用于電纜接入的遠程 PHY 節點、汽車中的激光雷達系統、測試和測量以及衛星通信等用例。

適應5G世界

5G 標準將在未來幾年內不斷發展，這將繼續改變系統要求。因此，與通信設備制造商一直在使用 ASIC 的 3G 和 4G 設計領域不同，靈活的邏輯方法更有可能應對增量的 5G 部署。

當今 5G 設計環境中的 ASIC 解決方案很可能在一年內過時。另一方面，連接模擬和數字域的可編程解決方案（圖 3）可以針對各種 5G 安裝進行重新配置。

圖 3：顯示不同子系統的 Zynq UltraScale+ RF 芯片的框圖。

本文介紹了一種高度集成的射頻芯片的概況，該芯片在數字域內執行下變頻過程，從而繞過了涉及分立元件下變頻的傳統射頻采樣模擬方式。

審核編輯：郭婷