一種用于射頻和微波測試系統的GaAsSb雙異質結雙極晶體管集成電路DHBT技術

Abstract— 一種用于射頻和微波測試系統的高性能GaAsSb基區，InP集電區 DHBT IC 工藝被成功研發。這種GaAsSb工藝使得在工作電流為JC = 1.5 mA/μm2時fT 和 fmax分別達到了 185 GHz and 220 GHz，JC = 1.3 mA/μm2時開態擊穿電壓為BVcbx = 9 V 。典型 ? = 50。最大工作條件下 (Tj = 125 oC, JC = 2.0 mA/μm2) 達到MTTF> 1 × 106 小時的壽命使之適用于測試級別的應用。DHBTs 集成了3層互聯金屬，包括2級電阻和MIM電容。在3”生產線上這種IC 技術已被用于制造Agilent Technologies instrumentation 產品。

關鍵詞—DHBT, 磷化銦, 晶體管, 測試儀器，GaAsSb

I.?簡介
一種用于射頻和微波測試儀器的高性能GaAsSb基區，InP集電區雙異質結雙極晶體管集成電路（DHBT IC）工藝被成功研發。其特有的高射頻功率和單位面積增益，出色的增益和開啟電壓一致性，大的跨導，低的1/f 和相位噪聲使得HBT IC成為一種對于測試儀器極具吸引力的先進技術。

InP 技術拓展了原有InGaP/GaAs 異質結雙極晶體管集成電路HBT IC技術 [1][2]， 在不犧牲可靠性和可制造性的基礎上使得測試儀器的性能達到67GHz和54Gb/秒。 與GaAs相比InP具有非常優異的材料特性，例如更高的飽和及峰值電子速率，更高的熱導率，更低的表面復合速率，以及更高的擊穿電場強度。然而，在傳統的GaInAs 基區/InP 集電區雙異質結雙極晶體管DHBT中存在集電結異質界面導帶不連續。解決這種 I 型半導體能帶結構所帶來的問題需要認真設計能帶梯度以消除低偏置下集電區電子的阻塞。 與之相比，選擇GaAsSb作為基區，InP 作為集電區能夠形成沒有阻塞效應的

?II 型半導體能帶結構，同時保持窄的基區帶隙所具有的低開啟電壓和低功耗特性[3]. 結合其在復雜電路中良好的熱學特性，以GaAsSb/InP為 基區/集電區的高速、高擊穿電壓異質結雙極晶體管HBT非常適用于測試儀器產品。

II.??? 制備工藝
制備工藝采用1 μm 臨界尺寸G-線分步光刻。在半絕緣InP襯底上通過分子束外延方法生長異質結雙極晶體管 HBTs各外延層，形成 1 × 3 μm2 最小尺寸發射極和自對準蒸發基極金屬電極。 采用選擇性和非選擇性濕法腐蝕工藝，以及非選擇性Cl2/Ar-基電感應耦合等離子體(ICP) 干法刻蝕工藝制備發射極臺面，基區歐姆接觸電極，基區/集電區臺面，次集電區隔離臺面。等離子體增強化學氣相淀積（PECVD）Si3N4 作為鈍化介質。晶體管集成了22歐姆/sq Ta2N 電阻， 250 歐姆/sq WSiN 電阻和PECVD淀積Si3N4 的0.58 fF/μm2 金屬-介質-金屬MIM 電容。聚苯丙環丁烯（BCB）用來實現器件表面平坦化，發射極、基極、集電極歐姆接觸電極以及其他無源單元通過電極孔淀積金屬實現金屬互聯。金屬互聯采用3層TiPtAu：前兩層為6 μm 電極接觸孔，第三層為8 μm電極接觸孔(Fig. 1)。襯底被減薄到90 μm.。通過刻蝕背面通孔和電鍍金實現背面接地(Fig. 2)。背面通孔通過掩膜版和HBr-基ICP刻蝕實現[4] 。
? 文獻[5] [12]介紹了一些其它InP 雙異質結雙極晶體管集成電路DHBT IC技術，它們都采用GaInAs 作為基區。 GaAsSb-基區雙異質結雙極晶體管DHBT在高速射頻分立器件[13][14]和集成電路 [15][16] 方面均不斷地有相關的研究結果予以報導。本項工作首次報導了在生產環境下制備的具有高擊穿電壓，200 GHz工作，以GaAsSb為基區的 InP雙異質結雙極晶體管集成電路 DHBT IC工藝。

III.?HBT 直流和射頻特性

典型HBT 共發射極直流特性 (集電極電流—集電極偏置，基極電流間隔30 μA)顯示出這些器件具有良好的電流-電壓特性 (Fig. 3)。在工作電流密度為1.5 mA/μm2下，HBT 器件實現了fT = 185 GHz，fmax = 220 GHz 以及峰值 fT > 200 GHz。 在比InGaP/GaAs HBT 大的多的電流密度范圍內截至頻率保持在很高的水平(Fig. 4).
共基極模式開態擊穿壓(BVcbx)發生在集電極—基極電壓為9 V，集電極電流為JC = 1.3 mA/μm2時。共發射極模式開態擊穿(BVceo) 發生在集電極—發射極電壓接近7V時。
IV.?可生產性

工藝的設計考慮到性能、可靠性和可生產性之間的平衡。從成品率 損失Pareto 圖 Fig. 5 中可以看出發射區/基區短路是影響成品率的主要原因，基區電極柱損失是影響遠小于發射區/基區短路的第二個原因。影響成品率的其它失效模式的影響相對較小，都在測試不確定范圍內。由500個晶體管組成的典型電路所達到的成品率已能夠滿足小規模儀器的應用應用。
一種新的工藝技術對于Agilent復雜且規模較小的生產其晶片成品率大都如此。造成晶片成品率損失的原因主要有程序錯誤、晶片破裂、工藝和/或儀器問題。我們的經驗顯示GaAsSb/InP雙異質結雙極晶體管DHBTs并不存在異于其它化合物半導體的特有失效機制和更低的可生產性。

?
所有晶片工藝環節都由具有自動處理晶片功能的設備完成，以最大限度的減小人為因素造成的片與片、批與批之間的差異。具體的工藝步驟需要不斷調整輸入參數（例如，每一次要根據測試得到的目標層厚度進行離線計算），數據被不斷收集以使統計工藝控制軟件進行編程來指導操作者操作。

V.?可靠性
可靠性通過對分立的自對準1 × 3 μm2 HBTs進行高溫壽命測試(HTOL)來確定，電流增益(??漂移是主要的可靠性失效模式。利用測試得到的激活能Ea, 其值大約為1.02 eV, 外推得到Tj = 125 °C.溫度下MTTFs 壽命超過106 小時。電流增益(???漂移和基區?集電區電流泄漏（位列第二的主要可靠性失效模式）示于圖?。以電流增益??漂移???作為失效標準同樣示于圖?，這一標準保證了??值始終保持在??以上。圖?的下半部顯示雙異質結雙極晶體管結構（例如，InP集電區）可在VCE = 4.5 V 下保持高可靠性工作，這一電壓值比InP襯底單異質結雙極晶體管高出 2 3 V。

VI.?電路性能
A.?2 60 GHz 一比二靜態分頻器
靜態分頻器性能和芯片照片示于圖7。雙極晶體管HBT 用作靜電放電保護。 其輸入靈敏度窗口非常寬，單端正弦波輸入狀態下一比二除法功能可在2GHz到60GHz范圍內實現。輸入和輸出可采用差分和單端方式。90 mA時偏置電壓為-3.4V。典型輸出功率從低頻時的. 0 dBm 到高頻60GHz時的? 3 dBm 。
B.?差分限幅放大器
由50個晶體管組成的差分限幅放大器照片示于圖8a。限幅放大器采用兩級Cherry-Hooper，一級cascode和一對有幾級發射極跟隨器緩沖的差分輸出結構，低頻小信號差分增益大于32dB, 單端(S-E)輸入電壓窗口為± 700 mV 最大單端(S-E)輸出幅度500 mVpp 。 放大器從+1 V 到? 4.1 V電源消耗0.59 W功率。偏置端采用 雙極晶體管HBT 進行靜電放電保護。輸入輸出均有差分失調/直流監測以及common-mode pull-up 能力.
圖8b 顯示了典型的在片增益特性，低頻S-E 增益26.8±0.5 dB ， 3 dB 帶寬46.8±0.4 GHz.。達到65 GHz時群

延時變化小于5 ps。典型 43 Gb/s 眼圖輸出信號如圖8c 所示，其幅度為0.50 Vpp S E, 10%-90% 上升時間為9.2 ps, 總 RMS抖動378 fs。 295 fs RMS 抖動1 Vpp 差分PRBS 231-1 NRZ輸入信號由以同樣技術制作的半速retimer 提供。

C.?線性相位檢測器
這一電路在文獻[18]中單獨有詳細介紹。它使用了超過200個最小尺寸的晶體管，并以HBT作為靜電放電保護，3級互聯，高值和低值電阻，電容，背面通孔。對于這樣的復雜電路其在線成品率是合乎預期的。

ACKNOWLEDGMENT
We would like to thank Sue Harris and Denise Davis for technical R&D assistance, and the Tech Center operations and engineering team for their manufacturing support.
REFERENCES
[1]?T.S. Low, C.P. Hutchinson, P.C. Canfield, T.S. Shirley, R.E. Yeats, J.S.C. Chang, et al., “Migration from an AlGaAs to an InGaP emitter HBT IC process for improved reliability,” in Proc. GaAs IC Symposium 1998, pp. 153-156, 1998.
[2]?B. Yeats, P. Chandler, M. Culver, D. D’Avanzo, G. Essilfie, C. Hutchinson, et al., “Reliability of InGaP-emitter HBTs,” in Proc. GaAs Mantech 2000, pp. 131-135, 2000.
[3]?C.R. Bolognesi, N. Matine, M.W. Dvorak, X.G. Xu, J. Hu, and S. P. Watkins, “Non-blocking collector InP/GaAsSb /InP double heterojunction bipolar transistors with a staggered lineup base–collector junction,” IEEE Electron Device Lett., vol. 20, no. 4, pp. 155-157, 1999.
[4]?M. Huffman, T. Engel, N. Pfister, G. Arevalo, T. Brown, M. Farhoud, et al., “Dry etching of deep backside vias in InP,” in Proc. GaAs Mantech, pp.269-272, 2003.
[5]?G. He, J. Howard, M. Le, P. Partyka, B. Li, G. Kim, et al., “Self-aligned InP DHBT with fT and fmax over 300 GHz in a new manufacturable technology,” IEEE Electron Device Lett., vol. 25, no. 8, pp. 520-522, 2004.
[6]?S. Tsunashima, K. Murata, M. Ida, K. Kurishima, T. Kosugi, T. Enoki, et al., “A 150-GHz dynamic frequency divider using InP/InGaAs DHBTs,” in Proc. GaAs IC Symposium 2003, pp. 284-287, 2003.
[7]?J. Godin, A. Konczykowska, M. Riet, P. Berdaguer, J. Moulu, V. Puyal, et al., “InP DHBT mixed-signal specific ICs for advanced 40 Gb/s transmitters,” in Proc. CSICS 2004, pp. 89-92, 2004.
[8]?D.A. Hitko, T. Hussain, J.F. Jensen, Y. Royter, S.L. Morton, D.S. Matthews, et al., “A low power (45mW/latch) static 150GHz CML divider”, in Proc. CSICS 2004, pp. 167-170, 2004.
[9]?R. E. Makon, K. Schneider, R. Driad, M. Lang, R. Aidam, R. Quay, and Q. Weimann, “Fundamental low phase noise InP-based DHBT VCOs with high output power operating up to 75 GHz”, in Proc. CSICS 2004, pp. 167-170, 2004.
[10]?D. Sawdai, E. Kaneshiro, A. Gutierrez-Aitken, P.C. Grossman, K. Sato, et al., “High performance, high yield InP DHBT production process for 40 Gbps applications,” in Proc. IPRM 2001, pp. 493-496, 2001.
[11]?Z. Griffith, M. Dahlstrom, M.J.W. Rodwell, X.-M. Fang, D. Lubyshev, Y. Wu, et al.,? “InGaAs-InP DHBTs for increased digital IC bandwidth having a 391-GHz fT and 505-GHz fmax,” IEEE Electron Device Lett., vol. 26, no. 1, pp. 11-13, 2005
[12]?M. Urteaga, R. Pierson, P. Rowell, B. Brar, Z. Griffith, M. Dahlstrom, et al., “Wide bandwidth InP DHBT technology utilizing dielectric sidewall spacers,” in Proc. IPRM 2004, pp. 667-670, 2004.
[13]?M.W. Dvorak, C.R. Bolognesi, O.J. Pitts, and S.P. Watkins, “300 GHz InP/GaAsSb/InP double HBTs with high current capability and BVceo ≥ 6V,” IEEE Electron Device Lett., vol. 22, no. 8, pp. 361-363, 2001.
[14]?B.F. Chu-Kung and M. Feng, “InP/GaAsSb type-II DHBTs with fT > 350 GHz,” Electron. Lett., vol. 40, no. 20, pp. 1305-1306, 2004.
[15]?X. Zhu, J. Wang, and D. Pavlidis, “First demonstration of low-power monolithic transimpedance amplifier using InP/GaAsSb/InP DHBTs,” in Proc. MTT-2005, Paper TU1D-6, 2005.
[16]?A. Konczykowska, M. Riet, P. Berdaguer, P. Bove, M. Kahn, and J. Godin, “40 Gbit/s digital IC fabricated using InP/GaAsSb/InP DHBT technology,” Electronics Lett., vol. 41, no. 16, pp. 123-123, 2005.
[17]?E.M. Cherry and D.E. Hooper, “The design of wide-band transistor feedback amplifiers,” Inst. Elec. Eng. Proc., vol. 110, no. 2, pp. 375-389, 1963
[18]?R. Karlquist, C. Hutchinson, T. Marshall, and R. Van Tuyl, “A frequency agile 40 Gb/s half rate linear phase detector for data jitter measurement,” in Proc. CSICS 2005, to be published.