在傳統(tǒng)的超外差（Superheterodyne）架構(gòu)中，類比電路負(fù)責(zé)處理寬頻前端，甚至有些包括窄頻中頻（IF）級(jí)（圖1）。在類比與數(shù)位格式之間的轉(zhuǎn)換動(dòng)作離前端電路相當(dāng)遠(yuǎn)，可能位于中頻級(jí)或甚至位于基頻級(jí)。此一主要的類比做法數(shù)10年來(lái)已經(jīng)有效導(dǎo)入大量的消費(fèi)性產(chǎn)品市場(chǎng)，并一路滲透至先進(jìn)的雷達(dá)等射頻應(yīng)用上。

　　然而，系統(tǒng)設(shè)計(jì)人員面臨現(xiàn)今復(fù)雜多變的頻寬、格式、頻率以及效能等射頻設(shè)計(jì)需求時(shí)，這樣的拓?fù)湟巡辉龠m用。目前的無(wú)線電系統(tǒng)須支援位于跨廣闊頻譜的多重頻段，并支援不同類型的調(diào)變（包括先導(dǎo)性QAM、多階式、OFDM等的基本調(diào)幅（AM）和調(diào)頻（FM））。如此一來(lái)，無(wú)線電系統(tǒng)將不再只是與無(wú)線電有關(guān)，而須以在復(fù)雜的電子設(shè)計(jì)、雷達(dá)干擾系統(tǒng)中，透過(guò)更為寬廣的頻寬進(jìn)行多重訊號(hào)偵測(cè)、解碼及實(shí)現(xiàn)對(duì)策。

　　圖1 傳統(tǒng)超外差架構(gòu)示意圖

　　因應(yīng)多頻多模設(shè)計(jì)　無(wú)線電系統(tǒng)改搭SDR架構(gòu)

　　在單一系統(tǒng)中整合所有射頻功能需要多重、平行的頻道，而每個(gè)頻道采用一個(gè)特定頻率、格式與調(diào)變方式，包括新的物料、元件，以及功率消耗的影響都導(dǎo)致傳統(tǒng)射頻設(shè)計(jì)不切實(shí)際。因此，設(shè)計(jì)人員便開始將固有類比射頻世界，與處理器相容的數(shù)位世界之間的訊號(hào)轉(zhuǎn)換，并移到更加靠近天線的位置，在用以接收訊號(hào)的低雜訊放大器（LNA）后馬上處理，并放在用以傳輸訊號(hào)的功率放大器（PA）之前，如此一來(lái)，單一硬體訊號(hào)鏈可一用再用，進(jìn)而取代傳統(tǒng)做法。

　　目前較新的無(wú)線電系統(tǒng)設(shè)計(jì)，係采用一顆主控處理器，通常是現(xiàn)場(chǎng)可編程閘陣列（FPGA），以韌體進(jìn)行訊號(hào)處理、解碼與分析，如此便可最小化甚至省去本地振盪器、混頻器和其他頻率與特定頻寬元件的需求。

　　藉由執(zhí)行不同軟體程式碼區(qū)塊與演算法，讓捷變收發(fā)器（Agile Transceiver，或譯為敏捷性收發(fā)器）得以處理眾多的訊號(hào)、頻率與格式。在有些應(yīng)用中，這樣彈性且多變的架構(gòu)被稱為軟體定義無(wú)線電（SDR），直接數(shù)位或數(shù)位無(wú)線電，不論是針對(duì)無(wú)線電或是雷達(dá)，這種靈敏度不只是一種有吸引力的方法，在因應(yīng)復(fù)雜且不斷演進(jìn)的系統(tǒng)與產(chǎn)品需求上，它是強(qiáng)制必要的。

　　ADC/DAC躍居SDR射頻設(shè)計(jì)要角

　　捷變收發(fā)器的好處是明確且廣為人知的，但是要將它們落實(shí)卻相當(dāng)困難。當(dāng)然，工程師需要一個(gè)有足夠記憶體支援，并具備快速且效能強(qiáng)大的處理單元（即FPGA），不過(guò)這點(diǎn)在大部分設(shè)計(jì)中并非敏捷性無(wú)線電的關(guān)鍵項(xiàng)目。

　　真正的挑戰(zhàn)是在ADC與DAC轉(zhuǎn)換器須滿足各式各樣的參數(shù)，以及極為嚴(yán)格的效能規(guī)格。由于SDR和捷變收發(fā)器可帶來(lái)極高的資料率，因此在無(wú)線電系統(tǒng)中，也須具備一種對(duì)極高資料率有效且有效率的數(shù)位界面，并與FPGA設(shè)計(jì)相容。無(wú)庸置疑，新一代無(wú)線電系統(tǒng)內(nèi)建的ADC和DAC轉(zhuǎn)換器效能，將決定最終所能達(dá)成的訊號(hào)擷取與范圍，以及許多其他系統(tǒng)功能規(guī)格（圖2）。

　　圖2 轉(zhuǎn)換器決定有多少資訊可通過(guò)類比域與數(shù)位域之間。

　　為開發(fā)一款合適的射頻前端轉(zhuǎn)換器，有一些已經(jīng)廣為人知的轉(zhuǎn)換器參數(shù)，當(dāng)然必須提升到新的水準(zhǔn)。基本的傳統(tǒng)參數(shù)諸如轉(zhuǎn)換速度、解析度、積分與差動(dòng)非線性（INL/DNL），以及擷取/穩(wěn)定時(shí)間仍受重視。

　　但是現(xiàn)在，除前述參數(shù)以外，有一些較少為人知的參數(shù)在定義最大化潛在系統(tǒng)效能上，正扮演著相當(dāng)大且復(fù)雜的角色，包括訊號(hào)雜訊比（SNR）、失真和總諧波失真 （THD）、取樣抖動(dòng)、時(shí)脈抖動(dòng)、訊號(hào)對(duì)雜訊和失真（SINAD）、有效位元數(shù)（ENOB）、無(wú)寄生動(dòng)態(tài)范圍（SFDR）和雜訊頻譜密度（NSD）等。設(shè)計(jì)工程師也須針對(duì)諸如處理增益這類訊號(hào)概念增進(jìn)設(shè)計(jì)知識(shí)，并進(jìn)一步了解在各種不同的參數(shù)之間的取捨與相關(guān)性。

　　直到最近，寬頻單芯片轉(zhuǎn)換器根本不用提供所需的轉(zhuǎn)換率及其他規(guī)格，過(guò)去唯一的設(shè)計(jì)解決方案是交錯(cuò)兩顆或更多較低速的轉(zhuǎn)換器，但這種方案除成本與功耗更高、尺寸更大之外，還有許多嚴(yán)重的缺點(diǎn)，尤其交錯(cuò)型轉(zhuǎn)換器需精準(zhǔn)的同步化時(shí)序訊號(hào)以維持轉(zhuǎn)換效能，并達(dá)到目標(biāo)的效能水準(zhǔn)，這在實(shí)現(xiàn)實(shí)際設(shè)計(jì)與電路板布線上非常困難。

　　至于最新的單芯片轉(zhuǎn)換器，例如亞德諾半導(dǎo)體（ADI）的AD9631，即提供這些寬頻應(yīng)用的所有目標(biāo)規(guī)格，能讓雷達(dá)干擾電子設(shè)備在更寬廣的頻寬內(nèi)對(duì)訊號(hào)進(jìn)行辨別并且動(dòng)作。

　　這顆轉(zhuǎn)換器的核心效能，只是SDR系統(tǒng)設(shè)計(jì)邁向成功、可行的一部分，適用于這些寬頻前端應(yīng)用的轉(zhuǎn)換器以極高的資料率，本質(zhì)上產(chǎn)生接收位元，成為一種新的數(shù)位界面做法。有史以來(lái)，轉(zhuǎn)換器使用平行界面往返轉(zhuǎn)換資料（圖3），當(dāng)此界面的最大速率約500Mbit/s無(wú)法再支援該需求時(shí)，轉(zhuǎn)換器供應(yīng)商轉(zhuǎn)而改采串列式低電壓差動(dòng)訊號(hào)（LVDS）互連，因該界面提供更高的速度（約1Gbit/s）與更低的電壓漂移，再加上其簡(jiǎn)化的布局，也能增加雜訊免疫力。不過(guò)，即使 LVDS在此處也達(dá)不到需求。

　　圖3 轉(zhuǎn)換器數(shù)位界面配置圖

　　因此，一種新型界面標(biāo)準(zhǔn)--JESD204變得愈形重要。此標(biāo)準(zhǔn)定義一種介于ADC與DAC轉(zhuǎn)換器和相關(guān)處理器（主要是 FPGA）之間極高速、多通道的串列界面。它不只以最高達(dá)12.5Gbit/s傳輸速率支援資料本身的傳送，也附加一種尖端的資料格式與復(fù)雜的協(xié)定，用以建立傳送通道、最小化串音雜訊，以確保資料的錯(cuò)誤標(biāo)記、定義交握。

　　與此同時(shí)，該界面也允許多重轉(zhuǎn)換器被連結(jié)到單一處理器（在一些應(yīng)用諸如MIMO前端中，此為必要規(guī)格。）

　　扣連軟硬體供應(yīng)鏈　芯片商加速推展SDR設(shè)計(jì)

　　除提升轉(zhuǎn)換器上的效能需求外，無(wú)線電系統(tǒng)中的FPGA也須隨之升級(jí)。它必須處理大量資料，支援傳送與接收模式，代表它須有一個(gè)在GHz范圍內(nèi)的時(shí)脈率，同時(shí)還須具有一個(gè)處理核心由其設(shè)計(jì)與實(shí)作最佳化，并搭配韌體做為一個(gè)有效率的即時(shí)資料處理引擎，以在低功耗前提下，執(zhí)行復(fù)雜的演算法。

　　高效率、最佳化寬頻的轉(zhuǎn)換器和與它們相關(guān)的高速FPGA，都是造就成功且即時(shí)的捷變無(wú)線電收發(fā)器設(shè)計(jì)的必要因素，但是這些條件仍然不夠。由于元件的復(fù)雜度，互連格式與協(xié)定的挑戰(zhàn)，和電路板布線細(xì)微化，現(xiàn)在「單打獨(dú)斗」或者幾乎獨(dú)自開發(fā)是不可行的。跳過(guò)別人已經(jīng)經(jīng)歷并解決過(guò)的問題，而試圖重新發(fā)明輪子的做法也不實(shí)際，況且設(shè)計(jì)的問題別人已經(jīng)克服了。簡(jiǎn)而言之，風(fēng)險(xiǎn)很高，而且市場(chǎng)競(jìng)爭(zhēng)很激烈。

　　要讓一臺(tái)基本的系統(tǒng)啟動(dòng)運(yùn)行并不是一件小事，為使它通過(guò)目標(biāo)的偵錯(cuò)與認(rèn)證，設(shè)計(jì)工程師須從IC供應(yīng)商處及第叁方伙伴處得到深入的支援，除得到捷變收發(fā)器的基本硬體功能外，還有復(fù)雜演算法，以及測(cè)試驗(yàn)證的挑戰(zhàn)都需多方面的支援策略。

　　那就是何以有一個(gè)與轉(zhuǎn)換器供應(yīng)商相關(guān)連的趨勢(shì)，以ADI為例，該公司已發(fā)展出一套完整的開發(fā)生態(tài)系統(tǒng)，包含參考設(shè)計(jì)、開發(fā)工具、HDL程式碼、Linux 驅(qū)動(dòng)軟體，以及與FPGA供應(yīng)商建立的合作關(guān)係，確認(rèn)在FPGA、FPGA夾層卡（FMC）和先進(jìn)的偵錯(cuò)工具之間的互通性。

　　不僅如此，射頻前端元件開發(fā)商也須與獨(dú)立的第叁方技術(shù)合作伙伴組成策略聯(lián)盟，以發(fā)揮各自的技術(shù)專長(zhǎng)，并共同整合出完整的射頻子系統(tǒng)設(shè)計(jì)，從天線到處理器，乃至于演算法開發(fā)、編碼及特殊應(yīng)用等。

　　綜上所述，SDR和捷變收發(fā)器設(shè)計(jì)面臨的技術(shù)挑戰(zhàn)包括元件、軟體效能，以及多重面向設(shè)計(jì)考量，射頻前端元件開發(fā)商須達(dá)成更高的元件規(guī)格，并提供評(píng)估工具、應(yīng)用、參考設(shè)計(jì)，以及第叁方伙伴的Know-how和產(chǎn)品支援，才能幫助無(wú)線電系統(tǒng)研發(fā)團(tuán)隊(duì)更容易達(dá)成多重設(shè)計(jì)目的，并兼顧終端產(chǎn)品的成本與時(shí)間目標(biāo)。

　　關(guān)于作者