從?Python?的角度來講，GNU Radio?提供了一種信號流圖的抽象，用戶可以方便地使用底層信號處理模塊連接各種通信模塊，最終組成完整的無線通信系統。首先從gnuradio?包中導入gr?和modulation_utils?模塊，并在__init__（）方法的參數中定義模塊中每符號的采樣點個數、BT值和程序調試接口等。定義完這些參數之后，方法調用其父類gr_hier_block2?的__init__（）方法設定該模塊的輸入輸出接口類型，本模塊輸入為要傳輸的數據字節，輸出為GMSK?的調制波形。

GMSK調制模塊由三個底層信號處理模塊構成，分別是字節到NRZ?編碼變換器，高斯濾波器和FM?調制器（FM?調制器模塊需自行編寫，系統提供的FM?調制器輸出為復采樣信號，本調制器輸出為實采樣信號）。配置好這些模塊之后，調用connect函數將這些模塊連接，就形成了新的GMSK?調制模塊。其結構圖如圖2?所示。其他調制方式如FSK、MSK?調制模塊與之十分類似，不再贅述。

通過?Python?語言構造信號處理模塊非常靈活，大幅提高了代碼的復用度。但由于底層模塊庫并不完備，在執行某些數據處理時還需采用C++語言編寫對應的底層模塊，如糾錯編碼、多相濾波發送、多相濾波接收等，編寫底層模塊的具體方法可參考文獻[4]。

3.2基帶信號收發流圖設計

本系統同時覆蓋了230 MHz?頻段的15?個雙工頻點，如果將這15?個支路的信號分別通過獨立的載波調制解調，系統將過于復雜。因此，本文采用了信道化收發機的系統結構，即一部收發機同時處理信道帶寬內所有信道上的信號。

圖?3?是主站電臺信道化發射機基本調制原理框圖。基帶信號的處理分為了兩部分工作：

第一步是由N?個單通道基頻發射機產生N?個基帶數字信號。對于普通數傳電臺，首先根據不同的基帶調制方式（FSK、MSK、GMSK?等）輸出基帶信號，再由FM?基帶正交調制器進行復合調制，調制完成后的基帶信號數字譜帶寬為25 kHz。對于Mobitex?電臺，直接輸出速率為8 kbps?的GMSK?基帶正交信號，數字譜帶寬為12.5 kHz。

第二步將調制完成的各路基帶信號進行插值濾波，并分別根據各路占用的不同頻點，用移頻因子ejωk t?搬移到虛頻點ωk（即射頻頻點相差230 MHz的基帶頻點）處，最后將所有支路上的信號整合，得到覆蓋0～2 MHz?的整合基帶信號，其頻譜結構如圖4?所示。在具體實現時，本文采用了基于多相結構的信道化發射機模型以提高計算效率和實時處理能力，實現細節請參閱文獻[5]。

合路器輸出的整合基帶信號的復采樣頻率為6 MHz，精度為8 bit，這樣每個復采樣點占據2?個字節，通過USB2.0?接口傳輸到USRP，雙向收發占用的USB?帶寬為24 MByte/s。在USRP?中，基帶信號再通過插值和濾波變換為固定速率的中頻信號并送到D/A?轉換器轉換為模擬信號，最后在射頻子板轉換為射頻信號發射。

4、USRP?主板FPGA?配置

USRP主板上可支持兩路信號并行收發，結構框圖如圖5?所示，本文中只使用其中一路。FPGA芯片處于USRP?主板中的核心位置，內部邏輯通過Verilog?語言描述。它的主要功能是將ADC?采來的中頻信號進行數字下變頻（DDC），并將基帶信號進行插值濾波、速率匹配、輸出到DAC?進行數字上變頻（DUC），同時還要控制子板信號收發，適配各路ADC，DAC?與PC?機之間的數據交換。

USRP提供了標準系統的Verilog?代碼供用戶使用，但需要針對不同的信號帶寬，信號精度和外插子板情況對Verilog?文件進行改寫并重新編譯后，下載到FPGA?中運行。

本系統中，AD采樣輸出的數據為兩路12bits、64MSample/s的正交中頻信號，FPGA要首先對其中有用的信號進行下變頻。

數字下變頻的第一步是對信號進行混頻，這部分主要由乘法器和DCO組成。USRP采用坐標旋轉數字計算（CORDIC）算法生成正弦和余弦信號[6]，與常規的查表法不同，CORDIC算法不占用存儲器空間，僅使用移位寄存器和加法器就可產生正余弦信號，具有很好的NCO的精度。