上例圖中A將D觸發(fā)器的D端和Q相連,即可組成二分頻電路,如果把三個D觸發(fā)器串行相連,如圖所示,則經(jīng)過一
2010-09-20 03:40:48
12045 
由3 個D 觸發(fā)器和少量邏輯門構(gòu)成， 采用了同步工作模式， 其原理是由吞脈沖計數(shù)原理產(chǎn)生2 個占空比不同的五分頻信號A 和B
2011-11-25 15:16:4230810 
基于4/5雙模SCL分頻結(jié)構(gòu)設(shè)計了一個高速、低壓、低功耗的32/33雙模前置分頻器。該設(shè)計基于TSMC90nm1P9M CMOS工藝,利用Mentor Graphics Eldo工具仿真,結(jié)果表明該
2010-05-28 13:37:48
概述：CD4060是一款14級二進(jìn)制串行計數(shù)/分頻器，它是由一振蕩器和14級二進(jìn)制串行計數(shù)器位組成，振蕩器的結(jié)構(gòu)可以是RC或晶振電路，CR為高電平時，計數(shù)器清零且振蕩器使用無效。所有的計數(shù)器位均為主從觸發(fā)器。
2021-04-08 07:40:14
7w74D觸發(fā)器的功能是什么？怎么控制？
2014-05-05 13:31:57
，呵呵。。。上半年，由于Boss項目，學(xué)習(xí)了FPGA，學(xué)的有點急，也斷斷續(xù)續(xù)的，才過幾個月，似乎知識已經(jīng)遠(yuǎn)去，打開電腦，速覽以前的資料，記憶又回來了。。。簡單記錄下這道題，權(quán)當(dāng)回憶。。。//基本D觸發(fā)器
2012-02-22 13:54:40
本帖最后由 gk320830 于 2015-3-7 11:16 編輯
Ti的D觸發(fā)器SN74LVC2G74，想做一個按鍵開關(guān)機(jī)電路，即二分頻電路，但是調(diào)試過程中老是有問題，請大家?guī)兔?b class="flag-6" style="color: red">分析分析
2013-10-30 15:44:27
D觸發(fā)器實現(xiàn)二分頻電路(D觸發(fā)器構(gòu)成的2分頻電路)
2020-03-02 11:05:49
D觸發(fā)器組成的_2N_1_2分頻電路,幾種奇數(shù)分頻電路設(shè)計
2012-05-23 19:34:41
做了一個仿真：key_in作為D觸發(fā)器的輸入，led_out作為觸發(fā)器輸出，時鐘周期20ns，key_in每10ns隨機(jī)變化一次，這樣的設(shè)置下，key_in信號的變化沿有時會和時鐘上升沿重合，根據(jù)
2022-01-25 22:41:02
深亞微米的CMOS工藝制造高速分頻器。由于CMOS器件的價格低廉，因而高速CMOS分頻器有著廣闊的市場前景。那分頻電路由什么構(gòu)成？你們知道2.4GHz動態(tài)CMOS分頻器設(shè)計難嗎？
2021-04-07 06:17:39
分頻器EDA設(shè)計代碼···僅供參考···
2013-12-09 12:26:46
不變。所以，觸發(fā)器可以記憶1位二值信號。根據(jù)邏輯功能的不同，觸發(fā)器可以分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T和T′觸發(fā)器；按照結(jié)構(gòu)形式的不同，又可分為基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器。
2009-09-16 16:06:45
觸發(fā)器實驗1）熟悉常用觸發(fā)器的邏輯功能及測試方法。2）了解觸發(fā)器邏輯功能的轉(zhuǎn)換。三．實驗內(nèi)容及步驟 （1） 基本RS觸發(fā)器邏輯功能測試（2） JK觸發(fā)器邏輯功能測試（3） D觸發(fā)器邏輯功能的測試
2009-03-20 10:01:05
按邏輯功能不同分為：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器。按觸發(fā)方式不同分為：電平觸發(fā)器、邊沿觸發(fā)器和主從觸發(fā)器。按電路結(jié)構(gòu)不同分為：基本RS觸發(fā)器和鐘控觸發(fā)器。按存儲數(shù)據(jù)原理不同分為：靜態(tài)
2012-06-18 11:42:43
，也就是說先有時鐘上升沿才有q的變化。如果下一個時鐘上升沿沒有到來，那么q的值就保持不變。因此，q的值是在時鐘上升沿之后一點點變化。這就是D觸發(fā)器，我們所有的FPGA電路都是基于這個結(jié)構(gòu)來進(jìn)行
2018-09-20 15:09:45
如圖， 將j-k觸發(fā)器用D觸發(fā)器代替，剛?cè)腴T 求教
2014-01-09 20:56:31
NB6L239MNEVB / D，SONET時鐘分頻器評估板。 NB6L239是差分接收器到差分LVPECL時鐘分頻器。電路板功能輸出啟用輸出控制
2019-02-20 09:29:49
。 NB7V32M產(chǎn)生輸入時鐘的2分頻輸出副本，工作頻率高達(dá)10GHz，抖動最小。復(fù)位引腳在上升沿置位。上電時，內(nèi)部觸發(fā)器將達(dá)到隨機(jī)狀態(tài)，復(fù)位允許系統(tǒng)中多個NB7V32M同步。 16mA差分CML輸出提供匹配的內(nèi)部50歐姆端接，當(dāng)外部接收器以50歐姆端接至VCC時，可確保400mV輸出擺幅
2019-02-20 09:41:47
jk觸發(fā)器設(shè)計d觸發(fā)器，根據(jù)原理圖實現(xiàn)模8加1計數(shù)器，來源于西電慕課貌似這個軟件只有5.0和5.12兩個版本。在win10下拖曳器件會發(fā)生殘影的現(xiàn)象，而且無法修改連線。雖然有自動連線功能但感覺線連
2021-07-22 08:39:47
求助誰能教設(shè)計一個D觸發(fā)器
2014-12-24 22:54:35
方式不同分為：電平觸發(fā)器、邊沿觸發(fā)器和脈沖觸發(fā)器。按電路結(jié)構(gòu)不同分為：基本RS觸發(fā)器和鐘控觸發(fā)器。按存儲數(shù)據(jù)原理不同分為：靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。按構(gòu)成觸發(fā)器的基本器件不同分為：雙極型觸發(fā)器和MOS型
2019-12-25 17:09:20
`如圖所示，圖中第一個觸發(fā)器D接第二個觸發(fā)器的非Q端，這個時序圖，整不明白啊，我的看法是：當(dāng)?shù)谝粋€時鐘信號高電平來的時候，第一個觸發(fā)器的輸出狀態(tài)Q是不能判斷的啊，因為D接在第二個觸發(fā)器的非Q端。求大佬指點一下 這個圖，是如何工作的？`
2019-01-16 11:50:35
雙D型觸發(fā)器構(gòu)成的振蕩器電路實致上是一個可以靈活控制的波形信號發(fā)生器，其結(jié)構(gòu)為圖1所示的一個由雙D型觸發(fā)器構(gòu)成的振蕩器。該振蕩器的起振、停止可以控制，輸出波形的相位和占空比也可以調(diào)節(jié)，其工作波形如圖2所示。圖2 波形發(fā)生器工作邏輯圖
2009-05-25 00:41:49
觸發(fā)器沒有使用相同的時鐘信號，需要分析哪些觸發(fā)器時鐘有效哪些無效分析步驟和同步時序電路一樣，不過要加上時鐘信號有關(guān)D觸發(fā)器的例題抄自慕課上的一個題目，注意第二個觸發(fā)器反相輸出端同時連接到復(fù)位端JK
2021-09-06 08:20:26
74LS273最小TTL八角D型帶透明觸發(fā)器4013B標(biāo)準(zhǔn)CMOS雙D型觸發(fā)器40174B標(biāo)準(zhǔn)CMOS具有主復(fù)位功能的六角D型觸發(fā)器使用D型觸發(fā)器進(jìn)行頻分D型觸發(fā)器的一個主要用途是用作分頻器。如果將D
2021-02-03 08:00:00
時輸出恒為0；當(dāng)Setn和 Clrn都為高電平時，輸出Q在時鐘信號CLK的上升沿處被賦予輸入D的值。圖5.1是帶異步置位和清零端的正邊沿觸發(fā)的D觸發(fā)器的電路結(jié)構(gòu)圖，該邏輯電路的行為分析如下：原作者：語雀
2022-07-04 16:01:57
本帖最后由 weihu_lu 于 2014-6-19 16:25 編輯
作者：盧威虎1、前言 分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)（如
2014-06-19 16:15:28
【摘要】：介紹了基于FPGA的任意分頻系數(shù)的分頻器的設(shè)計,該分頻器能實現(xiàn)分頻系數(shù)和占空比均可以調(diào)節(jié)的3類分頻:整數(shù)分頻、小數(shù)分頻和分?jǐn)?shù)分頻。所有分頻均通過VHDL語言進(jìn)行了編譯并且給出了仿真圖。本
2010-04-26 16:09:01
雙模前置小數(shù)分頻原理是什么？如何對小數(shù)分頻器進(jìn)行仿真測試？
2021-04-29 07:29:41
觸發(fā)器的邏輯功能教學(xué)難點 與非門組成的基本RS觸發(fā)器的邏輯功能授課方法 講授法教具儀器 教案教學(xué)過程、內(nèi)容分析、授課提綱組織教學(xué) 
2009-04-02 11:58:41
想要通過1路方波來產(chǎn)生4路相差90°的方波信號，目前單轉(zhuǎn)差已經(jīng)完成，但是差分再轉(zhuǎn)IQ就不知道用什么方法了。因為頻率很低，聽說可以用D觸發(fā)器2分頻實現(xiàn)，但是具體要怎么弄呢，感覺只能分頻，沒法實現(xiàn)
2021-06-24 07:03:25
如何用D觸發(fā)器實現(xiàn)2分頻 原理在線等
2016-07-03 19:37:58
本帖最后由 gk320830 于 2015-3-5 20:47 編輯
如何用JK觸發(fā)器構(gòu)成D觸發(fā)器 電路圖來人給個圖吧..
2011-11-14 15:21:03
NB7V33MMNGEVB，差分時鐘分頻器評估板。 NB7V33M是一個4分頻時鐘分頻器，具有異步復(fù)位功能。差分時鐘輸入包含內(nèi)部50歐姆端接電阻，可接受LVPECL，CML和LVDS邏輯電平
2019-02-21 09:44:22
單片機(jī)內(nèi)部有大量寄存器， 寄存器是一種能夠存儲數(shù)據(jù)的電路， 由觸發(fā)器構(gòu)成。1.觸發(fā)器觸發(fā)器是一種具有記憶存儲功能的電路， 由門電路組成。 常見的觸發(fā)器包括： RS 觸發(fā)器、 D 觸發(fā)器和 JK觸發(fā)器
2022-01-20 07:13:51
要設(shè)計小數(shù)分頻PLL，基本架構(gòu)已經(jīng)確定：使用基于MASH111的DSM，雙模預(yù)分頻器+PScounter實現(xiàn)。現(xiàn)在遇到的問題是，不知道怎么把小數(shù)分頻控制字經(jīng)過DSM后的輸出與整數(shù)分頻控制字結(jié)合起來去控制（雙模分頻器+PScounter）可編程分頻器此前沒做過小數(shù)分頻PLL，求助大佬們點撥一二
2021-06-24 07:20:38
的加法計數(shù)器設(shè)計實現(xiàn)。（3）實驗內(nèi)容：Ⅰ. 用VHDL設(shè)計一個數(shù)控分頻器，利用QuartusⅡ進(jìn)行編輯輸入、編譯及時序仿真。仿真時輸入不同的預(yù)置值D，給出如圖6-1的時序波形。圖6-1 當(dāng)給出不同輸入值
2009-10-11 09:24:45
用Qn（t）表示現(xiàn)態(tài)函數(shù)，用Qn+1（t）表示次態(tài)函數(shù)。它們統(tǒng)稱為狀態(tài)函數(shù)，一個時序電路的主要特征是由狀態(tài)函數(shù)給出的。三:時序電路的特征時序電路中記憶功能是靠觸發(fā)器來實現(xiàn)的，我們設(shè)計和分析時序電路
2018-08-23 10:36:20
，也就是說先有時鐘上升沿才有q的變化。如果下一個時鐘上升沿沒有到來，那么q的值就保持不變。因此，q的值是在時鐘上升沿之后一點點變化。這就是D觸發(fā)器，我們所有的FPGA電路都是基于這個結(jié)構(gòu)來進(jìn)行
2019-01-17 17:24:19
RT有沒有比555定時器好的純粹單穩(wěn)態(tài)觸發(fā)器封裝還小點的
2013-03-18 11:58:04
Jack Kilby）和D（延遲）。典型的觸發(fā)器包括零個、一個或兩個輸入信號，以及時鐘信號和輸出信號。一些觸發(fā)器還包括一個重置當(dāng)前輸出的明確輸入信號。第一個電子觸發(fā)器是在1919年由
2019-06-20 04:20:50
用CD4013雙D觸發(fā)器做的脈沖4分頻器
2021-05-13 07:25:00
系統(tǒng)時鐘，從而減少動態(tài)功耗。* 以高于或低于處理器的頻率運行外設(shè)的狀態(tài)機(jī)。* 設(shè)置發(fā)送/接收外設(shè)幀的波特率。本文闡述了目前SOC中各種可配置時鐘分頻器邏輯的實施方案，強(qiáng)調(diào)了各自的問題、優(yōu)勢及局限性。可配
2012-12-11 14:43:20
重新點亮。 7、接下來由于U1D已經(jīng)處于鎖定狀態(tài)，輸出端11腳的電平不再發(fā)生變化，D觸發(fā)器也處于鎖定狀態(tài)，輸出維持高電平。發(fā)光二極管維持導(dǎo)通。 注意： 本例屬于數(shù)字電路的分析，分析過程比較簡單，但是用文字描述比較繁瑣，有發(fā)現(xiàn)描述錯誤的地方，還請指正。原作者：電子懶人
2023-03-20 15:33:48
電路為什么要有觸發(fā)器這種結(jié)構(gòu)？為什么要用時鐘同步起來呢？一個乘法器如果不設(shè)計成觸發(fā)的會是什么狀態(tài)？最近在想電路同步異步的時候想到這個問題。
2016-12-08 17:41:52
D觸發(fā)器結(jié)構(gòu)的五分頻器邏輯電路
2019-09-11 11:29:19
PWM預(yù)分頻器、分頻器和定時器的分辨率是多少？
2020-12-07 06:07:09
請問一下D觸發(fā)器怎樣實現(xiàn)四分頻呢？
2023-05-10 14:34:08
本帖最后由 一只耳朵怪 于 2018-5-24 17:48 編輯
我想用D觸發(fā)器做一個二分頻電路，但是輸出信號一直是1V，請問是什么地方出錯了？謝謝。
2018-05-24 17:44:03
電平觸發(fā)的D觸發(fā)器型號有哪些？大部分都是邊沿觸發(fā)的，現(xiàn)在要用到電平觸發(fā)器，不知道具體型號沒法買到
2019-02-28 14:32:13
電平觸發(fā)器和邊沿觸發(fā)器符號
2019-10-18 09:01:09
，我在我的項目中使用分頻器IP內(nèi)核，錯誤似乎取決于分頻器輸入和輸出的寬度。如果我使用16位輸出和16位小數(shù)輸出，我得到正確的結(jié)果：切片邏輯分布：使用的LUT觸發(fā)器對的數(shù)量：850帶未使用的觸發(fā)器的數(shù)量
2020-07-16 11:53:30
鎖存器的工作原理是什么？鎖存器的動態(tài)特性及其應(yīng)用有哪些？觸發(fā)器的工作原理是什么？觸發(fā)器的電路結(jié)構(gòu)是如何構(gòu)成的？
2021-11-03 06:48:50
提出了一種通用的可編程雙模分頻器，電路主要由3 部分組成: 9/8 預(yù)分頻器，8 位可編程計數(shù)器和ΣΔ調(diào)制器構(gòu)成。通過打開或者關(guān)斷ΣΔ 調(diào)制器的輸出來實現(xiàn)分?jǐn)?shù)和整數(shù)分頻兩種工作
2010-04-23 08:39:35
30 1、掌握鎖存器、觸發(fā)器的電路結(jié)構(gòu)和工作原理;
2、熟練掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T 觸發(fā)器的邏輯功能;
3、正確理解鎖存器、觸發(fā)器的動態(tài)特性
2010-08-18 16:39:350 cd4013雙d觸發(fā)器
CD4013雙D觸發(fā)器做的脈沖4分頻器應(yīng)用
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－. ┌─────
2008-01-09 23:48:454808
具有奇次和偶次分頻的分頻器
2009-04-11 10:22:12880 
由R-S觸發(fā)器構(gòu)成的分頻器
2009-04-11 10:28:43961 
D觸發(fā)器實現(xiàn)二分頻電路(D觸發(fā)器構(gòu)成的2分頻電路)&
2009-06-12 13:58:5675438 
d觸發(fā)器構(gòu)成2分頻電路
2009-06-22 07:36:337781 
二階分頻器低通單元電路
二階(雙元件)低通分頻器電路結(jié)構(gòu)如圖1所示。
2009-12-21 18:48:263121 
什么是分頻器 分頻器介紹
分頻器是指將不同頻段的聲音信號區(qū)分開來，分別給于放大，然后送到相應(yīng)頻段的揚(yáng)聲器中再進(jìn)行重放
2010-02-05 17:51:103676 本文采用動態(tài)TSPC結(jié)構(gòu)，利用TSMC 90nm 1P9M 1.2VCMOS工藝，設(shè)計了一個適用于WLAN IEEE802.11a標(biāo)準(zhǔn)的雙模前置分頻器，具有高速、低壓、低功耗的特點。
2011-03-29 10:56:071401 
前置分頻器是PLL中重要的部分。本文在研究和分析國內(nèi)外3G系統(tǒng)結(jié)構(gòu)基礎(chǔ)上，選定零中頻結(jié)構(gòu)收發(fā)信機(jī)中本振PLL反饋回路上分頻模塊作為研究對象，實現(xiàn)射頻模式下準(zhǔn)確小數(shù)級分頻。
2011-06-15 09:56:022511 
本內(nèi)容介紹了采用新觸發(fā)器的高速CMOS 前置分頻器 ，歡迎大家下載
2011-07-26 18:05:2537 分析了應(yīng)用于倍頻電路的預(yù)置可逆分頻器的工作原理，推導(dǎo)了觸發(fā)器的驅(qū)動函數(shù)。并建立了基于simulink 和FPGA 的分頻器模型，實驗結(jié)果表明分頻器可以實現(xiàn)預(yù)置模和可逆分頻功能，滿足倍
2011-08-17 16:50:451896 
介紹了一種基于FPGA的雙模前置小數(shù)分頻器的分頻原理及電路設(shè)計,并用VHDL編程實現(xiàn)分頻器的仿真.
2011-11-29 16:43:0648 。模擬分頻器可由注進(jìn)鎖定等結(jié)構(gòu)實現(xiàn)，一般具有工作頻率高、功耗低等優(yōu)點，但是分頻范圍較小，芯片面積較大。數(shù)字分頻器基于觸發(fā)器結(jié)構(gòu)，一般分頻范圍較寬，芯片面積較小，但相對于模擬分頻器其工作頻率較低，功耗較大。這里采用
2017-11-17 15:54:228 采用基于D 觸發(fā)器結(jié)構(gòu)的五分頻器邏輯框圖如圖1所示。圖1 由3 個D 觸發(fā)器和少量邏輯門構(gòu)成， 采用了同步工作模式， 其原理是由吞脈沖計數(shù)原理產(chǎn)生2 個占空比不同的五分頻信號A 和B， 然后對時
2018-04-18 14:04:008533 
中，壓控振蕩器(VCO)和前置分頻器(Prescaler)是工作在最高頻率的兩個模塊，它們是限制 PLL工作頻率的主要瓶頸，因此提高前置分頻器的工作速度是解決限制PLL工作頻率上限的一個關(guān)鍵因素。
2017-12-10 03:30:011725 
分頻器分為主動式、被動式、脈沖分頻器三種。主動式電子分音器的原理就是要把適當(dāng)頻率訊號傳給適當(dāng)?shù)膯误w，被動式分音器“功能、用途”是介于擴(kuò)大器與喇叭之間，由于單一喇叭無法達(dá)到“全頻段響應(yīng)”，脈沖分頻器利用漢穩(wěn)態(tài)電路的計數(shù)功能實現(xiàn)分頻的電路，又稱為數(shù)字分頻器。
2018-01-10 15:36:2010793 本文首先介紹了什么是分頻器，其次闡述了音箱箱體及音箱分頻器結(jié)構(gòu)和原理，最后介紹了音箱分頻器特點和作用。
2018-05-25 17:47:1611406 
為f1的脈沖信號輸入時，電路輸出為頻率f2的方波，分頻系數(shù)為： N=f1/f2,其中N是偶數(shù)。 門G1和G2構(gòu)成觸發(fā)器。輸入脈沖只對禁止門起作用，使觸發(fā)器改變狀態(tài)。最簡單的情況是N=2，這樣，每個輸入脈沖改變觸發(fā)器狀態(tài)一次。對于較高的分頻系數(shù)N，可以不用外加電容，因為CMOS門有5pF的固
2018-10-03 18:28:021856 ，計數(shù)器的“借位”輸出除驅(qū)動觸發(fā)器SN7476外，還作為SN74193的寄存輸入脈沖。五位二進(jìn)制數(shù)加在D0、D1、D2、D3、D4輸入端，由它確定分頻系數(shù)(2～32)。其中，D0是最低位。當(dāng)D0=1時，多路調(diào)制器輸出脈沖的相位則根據(jù)觸發(fā)器的狀態(tài)確定。觸發(fā)器Q輸出為“0”時，多路調(diào)制器的輸出與鐘
2018-10-03 18:34:01589 關(guān)鍵詞：S8424 , 分頻器 , 分頻系數(shù) 如圖所示為分頻系數(shù)可變的分頻電路。該分頻器由R-S觸發(fā)器、門電路和二-八進(jìn)制撥盤開關(guān)組成，可以進(jìn)行1～8分頻。圖中的8058是二-八進(jìn)制撥盤開關(guān)
2018-10-03 18:37:02427 關(guān)鍵詞：R-S觸發(fā)器 , SN7442 , 分頻器 如圖所示為由R-S觸發(fā)器構(gòu)成的分頻電路。該電路可以工作在很寬的頻率范圍和輸入脈沖寬度范圍。與標(biāo)準(zhǔn)的R-S多諧振蕩器相比，該電路進(jìn)行改進(jìn)后，不可能
2018-10-08 09:00:01419 論文分析了雙模前置小數(shù)分頻器的分頻原理和電路實現(xiàn)。結(jié)合脈沖刪除技術(shù)，提出了一種適于硬件電路實現(xiàn)的任意小數(shù)分頻的設(shè)計方案 ，用 VerilogHDL語 言編程 ，在 QuartusII下對 此方案進(jìn) 行 了仿 真 ，并用 Cyclone 系 列 的 EP1C12Q240C8芯 片來 實 現(xiàn) 。
2019-08-02 08:00:005 計算機(jī)的時鐘節(jié)拍、頻率分頻、數(shù)據(jù)傳輸?shù)膸降鹊取Ｓ嫈?shù)器可以通過級聯(lián)多個RS觸發(fā)器來實現(xiàn)，其中每個觸發(fā)器的輸出作為下一個觸發(fā)器的輸入。 頻率分頻器 RS觸發(fā)器可以用于構(gòu)建頻率分頻器電路。頻率分頻器可以將一個輸入信號的頻率減小為
2023-11-17 16:03:44751
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論