用戶需要更小更便宜的手機,在手持裝置中得到快速服務和更多功能。這正在促使業界加速創新解決方案,降低成本使產品盡快上市。這種外加壓力,使制造商重新考慮解決這些問題的技術。

硅技術和集成關鍵元件單元(如RF 收發器)能降低產品尺寸和成本。

蜂窩標準(如GSM)的嚴格性能要求,以前限制了RF收發器集成,迫使采用替代技術(如SiGe BiCMOS或雙極)?，F在,GSM/GPRS CMOS收發器普及率增加,使選擇CMOS RF技術增加了成熟性。

盡管CMOS RF收發器設計提供有力的、使人信服的優點,但設計工程師在開發手持WCDMA、EDGE、GPRS/GSM標準高集成度多模收發器時,必須克服結構和電路設計問題。投入時間和精力采用CMOS開發多模應用的RF收發器是值得的,市場的回答也是肯定的。

多模發展趨勢

為使全球經營者容納不同的蜂窩架構,手機制造商把多種無線蜂窩技術 (多模)結合在一個器件中,為特殊市場提供最好的買點方案。例如,市場上支持EDGE的手機數增加,具有向后與GSM/GPRS服務兼容。同樣,未來3G手機除EDGE/GPRS/GSM技術外,將支持WCDMA。全球漫游需要5個頻段：GSM-850MHz,E-GSM-900MHz,DCS-1800MHz,PCS-1900MHz和UMTS-2100MHz。手機設計師必須考慮所有這些要求,并滿足用戶對低成本和形狀因數產品的要求。

硅集成和模塊集成促進多模功能。大多數的多模平臺組合獨立的無線子系統,例如,支持GSM/GPRS和WCDMA的多模電話可具有一個帶GSM/GPRS收發器WCDMA收發器,以及RF前端和無源元件單元,以便支持兩個模式和頻段(見圖1)。這種方法最實用,因為GSM/GPRS和WCDMA信道位率是基于不同基準時鐘頻率(分別為13MHz/26MHz和19.2MHz)。一般的GSM/GPRS發送器結構(如OPLL)不能直接加到WCDMA。在該實例中,降低多模設計元件數和成本,需要較高的集成度和創新的RF技術。

圖1 采用分離3G和2G無線技術的典型3G多模/多頻段 RF設計

圖2 單片4頻段GSM/GPRS CMOS收發器框圖

多RF前端系統集成方案

4頻段GSM/GPRS系統的RF前端設計方案示于圖2,用一個高集成度單片CMOS收發器。天線開關模塊連接到發送和接收通路,對每個GSM頻段用接收器SAW濾波器和相關的匹配電路。發送通路至少需要兩個PA：一個PA用于GSM-850MHz和E-GSM-900MHz頻段,第2個PA用于1.8GHz DCS和1.9GHz頻段。

很多可用的集成RF前端模塊可降低元件數并簡化設計。它們包括帶動率放大器和功率控制邏輯功能(PA模塊)的模塊和帶PA及開關功能發送模塊 。在接收端,由SAW濾波器單元和帶多路開關和接收濾波器的RF前端模塊組成。

與圖2中的GSM/GPRS系統相比,圖1 3G多模系統的更復雜前端設計支持2.5G和3G RF信號傳輸。增加多路轉換器是必須的,因為WCDMA是基于頻分雙工,發送器和接收器是同時開關轉換。然而,像GSM/GPRS那樣,經濟定標將帶來前端元件集成。

當今蜂窩基站結構分成兩種：基帶功能分成分離模擬和數字基帶芯片或單片高集成CMOS SoC器件(包含實現模式和數字功能)。因為,每種方法具有截然不同的優點,所以在兩種分配方法之間進行選擇,取決于為大多數經濟平臺方案選擇未來集成路線等因素。

盡管單片方法節省PCB真正的面積,但用分離的模擬和數字基帶芯片,對于集成是最可取的道路,因為它使模擬基帶功能與實現數字基帶的“純”數字電路隔離。兩片方案也能使數字基帶定標更小的CMOS幾何尺寸,同時集成其CMOS平臺元件(如應用處理器,圖像處理器,存儲器)

基帶結構的一種趨勢是簡單地去掉模擬基帶芯片,于是使數字基帶功能集成最佳,同時簡化無線到基帶芯片接口設計。此方法在無線和數字基帶之間,采用一個高速數字接口?？梢砸幎ù私涌跒榇谢虿⑿?。串行接口降低了器件引腳數,但增加了高速緩沖器芯片上的晶體管數。并行接口增加引腳數和封裝尺寸,但在硅中可更有效地實現。

現在,DigRF Standards Body 為2.5G規定了標準高速串行接口規范(見圖3)。當支持數字接口時,無線設計將增加復雜性。它不僅僅必須執行模擬到數字和數字到模擬的轉換,而且必須有接口邏輯來處理基帶的數字通信。用CMOS工藝技術比其他工藝更容易、更經濟地實現這些功能。

圖3 無線和數字基帶之間的2G DigRF接口

圖4 單片4頻段CMOS收發器框圖

CMOS優點

用CMOS技術實現收發器有下列優點：

CMOS與SiGe BiCMOS工藝相比,在相等的工藝尺寸具有更低晶片成本結構。
　　CMOS允許用標準工藝在多個廠家進行芯片制造。
　　根據Moore定律,CMOS設計可以定標更小工藝尺寸。
　　CMOS能夠實現RF功能數字電路,導致高度可編程設計,使其具有小的芯片、高度可制造性,良好的堅固性。
　　CMOS收發器可以集成其他功能(如DigRF接口或數字基帶功能),從而構成單片RF和基帶元件。
　　CMOS已證明是實現收發器的一種技術,廠家已生產出大量GSM/GPRS、WLAN和藍牙無線電。
　　多模GSM/GPRS/EDGE/WCDMA手機選用收發器結構,是一個關鍵決定?，F在,在很多單片CMOS GSM/GPRS收發器中,通常集成VCO、頻率合成器、環路濾波器和DCXO,這種集成特別重要。高集成有助于保證良好的無線性能,這是因為關鍵功能與外部噪聲源屏蔽。

在恒定幅度的GSM/GPRS 阻斷器和調幅EDGE或WCDMA阻斷器中的接收器,必須提供良好的幅度調制抑制功能。與傳統超外差設計相比,最流行的接收器結構是低中頻或零中頻,其中所設計的接收器和發送器鏈路不需要外部IF SAW濾波器。

直接變頻接收器,直接變換輸入信號為低頻信號,便于實現可編程濾波器。直接變頻無線電的一個問題是由大阻斷器的本地振蕩器自混頻引起DC偏移出現,因而惡化下變頻信號。解決此問題往往需要基帶執行DC偏移校正,通常是通過軟件來實現。在低中頻接收器中,通過混頻和濾波從所希望的下變頻信號中去掉DC偏移。此外,低中頻設計通常具有集成合成器、環路濾波器和調諧元件來防止外部相位噪聲源引起的相互混頻。

對于發送器,線性上變頻結構往往最適合于GSM/GPRS、EDGE、CDMA和WCDMA,而極性環路設計主要用于EDGE收發器。線性上變頻結構在貫穿發送器鏈路中(從其帶I和Q信號到天線)保持線性。基于極性環路或極性調制的無線電靠犧牲附加定標和所需功率控制反饋環路復雜性來提供附加的高功率效率。此外,極性發送器需要一個特殊定制的PA,來保證幅度精確匹配和相位延遲。線性發送器不像極性發送器那樣,它可以廣泛地采用現有PA元件。

單片4頻段GSM/GPRS設計

為了成功地開發一款支持3G和2G服務多模CMOS無線電,收發器IC公司在力圖用其他模式組合(如EDGE和WCDMA)設計器件前,必須證明它有能力為GSM/GPRS應用開發和制造單片多頻段CMOS收發器。

圖4示出一個4頻段GSM/GPRS CMOS收發器設計。4頻段接收器用低中頻結構代替零中頻,因低中頻受1/f噪聲、DC偏移和有限接收器IIP2的影響較小。用片上電感負反饋的全差分共源放大器實現LNA,用于阻抗匹配和增益峰值。LNA也執行低增益模式。

LNA之后,正交混頻器下變頻所希望的RF為低中頻。接收器的低中頻部分由5階復雜Butterworth濾波器和PGA組成。每個復雜濾波器級為GSM阻斷器和圖像信號提供抑制,并提供所希望信號的可編程放大。增益分布和濾波器極的定序使總Rx SNR最大?？删幊淘鲆鍵F濾波器與LNA增益結合在一起具100dB可編程增益。DCOC電路防止IF增益級飽和。濾波器I和Q通道之間電阻交叉耦合導致I信道上DC偏移影響Q信道,反之亦然。復雜濾波器之后,低中頻解調電路下變頻IF I和Q信號為基帶頻率(用數字合成時鐘)。

發送器結構是基于OPLL基礎上的,它包括一個正交調制器和一個完全集成的低相位噪聲RF VCO。由正交調制器把基帶I和Q GMSK信號變為IF。一個5階Gm-C低通濾波器可消除不希望的頻率分量。用片上環路濾波器濾波PFD輸出,此輸出用于驅動RF VCO ,RF VCO含蓋GSM-850、GSM-900、DCS-1800和PCS-1900頻段。

VCO輸出驅動片上發送緩沖器。此緩沖器的RF輸出電平可編程到適應不同的PA模塊。單端輸出不需要外部平衡—不平衡轉換器。片上VCO相位噪聲和TX前置PA驅動器噪聲一起決定接收頻段的TX輸出噪聲(這是GSM發送器的最嚴格性能指標之一)。為使噪音減小、DC電流耗電減少,從VCO輸出到前置PA驅動器,輸入保持在軌到軌信號或后置PA發送帶通濾波器,因此,改善了發送器功率效率。

用單頻率合成器為發送器和接收器產生本地振蕩信號,以此利用GSM的時分雙工特性。用3階△ΣN分合成器來為Tx和Rx模式頻率設計提供最大靈活性。用帶片上電感器的VCO,來滿足Rx和Tx相位噪聲所要求的容限。

結語

擴大數字領域的設計復雜性,發揮高密度CMOS邏輯的有效性。實現良好的結構(包含延伸的DSP技術和共用功能單元),是成功和經濟設計的最基本要素。

靠解決實現單片4波段GSM/GPRS CMOS收發器問題,RF集成電路設計師可以解決支持EDGE、WCDMA和其他無線技術的單片無線電開發問題。把高集成前端模塊和數字接口基帶IC結合在一起,所得到的CMOS收發器可以實現經濟、小形狀因數多模手機。