集成電路 （IC） 的制造方式存在一個核心問題，除非布局設計師仔細管理，否則可能會在制造過程中破壞電路。

IC 是使用迭代構建過程制造的；許多不同材料層沉積在硅基板上，以創建電路的器件和導線。該過程的每次迭代都會沉積一層薄薄的新材料，然后通過掩模和蝕刻去除多余的材料，留下所需的圖案。在大多數現代工藝中，蝕刻是通過等離子蝕刻工藝完成的。

硅晶片保持在接近真空的環境中，然后將氣態蝕刻劑（通常是氟化合物）引入腔室。通過用射頻輻射激發原子，氣體被激發并變成等離子體。等離子體會產生“自由基”，這是一種缺少價電子的高活性化合物。真空室還包含電極；接地電極連接到被蝕刻的晶片。在電極之間施加交變電勢，離子流將自由基推向晶片表面。自由基與表面材料反應并將其蝕刻掉。

圖 1等離子蝕刻促進了高度定向的工藝。資料來源：脈沖

與濕法蝕刻相比，等離子蝕刻的一個主要優點是能夠獲得高度定向（各向異性）的蝕刻工藝。可以在晶圓表面蝕刻具有近乎垂直側面的深溝槽，從而創造出現代 IC 令人難以置信的精細結構。

等離子蝕刻的問題在于，它會在 IC 的器件構建過程中對其進行破壞。在等離子體中形成的離子將電荷轉移到被蝕刻的晶片上。隨著電路層的建立，在某些情況下，長金屬軌道僅連接到 MOSFET 的柵極。這些長軌道收集來自等離子體的電荷，這些電荷無法通過柵極氧化層“逃逸”到襯底。氧化層通常只有幾個分子厚，如果積累了足夠多的電荷，薄氧化層就會分解、損壞甚至完全破壞 MOSFET。

圖 2 IC 中的電荷積累導致天線效應。資料來源：脈沖

這種電荷積累通常被誤導地稱為天線效應。在模擬設計中，我們不僅擔心由于天線效應導致器件完全失效，還擔心其對器件匹配的影響。如果其中一個設備在制造過程中受到輕微損壞，則電流鏡和差分對中精心匹配的設備可能會不平衡。

IC 上的每個連接都將一個器件的擴散觸點連接到另一個器件的柵極。實際上，多個擴散觸點通常連接到多個柵極，但問題仍然存在。在制造過程中，如果部分金屬布線連接到柵極，而不是擴散觸點，則這種“浮動”金屬會從等離子體收集電荷。天線效應的制造規則通常表示為浮置金屬面積——電荷收集面積——與柵極面積的比值。較大的電荷收集區將允許在柵極上收集更多的電荷，從而更容易擊穿氧化物。

為防止天線效應破壞您的電路，您需要降低浮置金屬/柵極面積比或讓電荷以安全的方式消散到地面，以免其積聚并造成損壞。

為了降低浮動金屬/柵極面積比，版圖設計者必須改變布線，使每個連接的最高部分靠近柵極。這將意味著在浮動金屬區域變得太大之前與擴散觸點完全連接。有時，這可以通過在最高金屬層上完成與柵極的連接來自然完成，有時需要在連接中添加跳線。

圖 3跳線斷開靠近柵極的長走線以減少電荷積累。資料來源：脈沖

跳線打破了靠近柵極的長軌道，將制造過程中積累的電荷減少到安全極限以下。跨接器的構造使得長軌道僅在它也連接到擴散觸點后才連接到柵極，然后允許電荷通過擴散擴散到基板上。跳線可用于有效控制天線問題，但由于在布局中添加了大量額外的過孔和小塊導線，從而使布線變得復雜。

圖 4替代解決方案使用靠近柵極的反向連接二極管來安全地耗散電荷。資料來源：脈沖

另一種解決方案是在柵極附近放置一個反向連接的二極管。二極管并沒有減少天線效應，而是允許電荷在制造過程中安全地消散到基板上。為方便起見，一些晶體管 PCell 可以選擇為布局中的每個柵極添加一個二極管。二極管是防止天線效應損壞的一種非常有效的方法，但將二極管插入電路的缺點是它們會增加額外的電容，從而影響電路性能并增加面積。

與模擬布局的許多方面一樣，沒有控制天線效應的“正確方法”。布局設計師必須在每種情況下權衡利弊。

在 1996 年作為 Zuken Redac 的軟件工程師開始了他的 EDA 職業生涯后，Mark Waller于 2000 年共同創立了 Pulsic，并擔任研發副總裁超過 15 年。在高中物理教師職業生涯中斷后，Waller 現在回到 Pulsic 并領導 Animate 產品線的用戶支持。

編輯：hfy