當數字功率放大器的輸出功率大于50W之后，就無法只用單片全集成的集成電路來構成放大器，必須采用柵極驅動器集成電路與大功率MOS-FET組合的構成方式。這里介紹一款用通用運算放大器、通用邏輯集成電路、柵極驅動器及大功率MOS-FET組成的單聲道100W/8絞?忠羝倒β史糯篤鰲?圖1是該數字放大器的電路圖。輸入端用運算放大器接成積分電路，并從D類輸出級引入負反饋。通過引入負反饋可以實現自澈振蕩和改善音頻帶域內的各種特性。振蕩頻率約為300kHz。

由于加有負反饋，所以即使D類輸出級所加的電源電壓有所變動，對放大器的增益也影響不大。所以電源電路采用變壓器電源，不對電源電壓進行穩壓。
為了在負載電阻8繳鮮涑?00W的功率，其電源電壓應至少等于輸出信號的最大振幅和D類輸出級的電壓損失之和。經計算可知輸出信號的最大振幅為40V左右，所以電源電壓至少應大于±40V。再考慮到輸出級的電壓損失和電源的負載特性，無負載時所需的電源電壓至少應比上面的確良±40V電壓高出20%，所以把無負載時的電源電壓定為±50V。順便說一句，輸出級的電壓損失包括大功率MOS-FET的導通電阻和輸出端低通濾波器的電感的直流電阻（約50M劍┮?鸕牡繆菇怠８昧講糠值牡繆菇翟?00W輸出時約為0.7V[5×(0.09+0.05)]。
該電路的振蕩頻率由運算放大器構成的積分器和后面的開關電路的延遲時間及負反饋量來決定。積分器為二階積分器，增大音頻范圍內的負反饋量可以改善放大器的失真率。
與運算放大器相連接的晶體三級管Tr1是電平移動電路。由于半橋驅動器集成電路IR2010是單電源供電的集成電路，需要將以地電位為基準的積分器輸出向以負電源為基準進行電平移動。
將電平移動后的信號進入CMOS邏輯電路的反相器。用第一個反相器把信號變換成1此特的信號。為了向IR2010輸入時間精度高（脈沖前、后沿陡峭）的PWM信號，用后面的多個反相器對脈沖波形進行整形。這樣做還可以減小驅動器集成電路內邏輯延遲時間的不一致造成的影響。
驅動器集成電路的供電電壓較高，由源電壓會隨開關狀態產生變動，內部邏輯的閥值會產生變化，導致延遲時間不一致。當這種不一致過大時會引起大功率MOS-FET的開關定時不準確，空載時間變動，最終導致失真率變惡化。為了減小這種惡化，應加大驅動器集成電路的輸入信號，并使輸入信號的上升沿和下降沿盡量地陡。另外，驅動器集成電路的延遲時間是振蕩所需的延遲時間的一部分。
在IR2010的內部為了驅動后面的D類輸出級的兩只大功率MOS-FET，分別集成有兩個驅動電路。上部驅動電路的電源是通過自舉電路來提供的，圖1中的C28（3.3礔）和D21即是自舉電容和自舉二極管。上部驅動電路部分與其他部分間的耐壓達200V，是通過耐壓200V的結來實現隔離的。
對IR2010來說，輸出的驅動信號導通延遲時間比關斷延遲時間長30nS左右，所以在驅動器集成電路的輸入級可不必設置空載時間形成電路。為了實現低失真率，空載時間應短一些為好。但是當空載時間過短時，穿通電流將增大。
對于數字放大器來說，在過載時會反復出現周期短的峰值很大的浪涌電壓。大功率MOS-FET的耐壓至少應大于該浪涌電壓和電源電壓之和。經計算MOS-FET的最低耐壓為130V，所以選用了耐壓為150V的IRFB23N15D。該管的柵極總電荷量Qg≤56nC，導通電阻RDS(on)≤90m蕉己芐。?屎嫌糜諞?00kHz通斷的數字功率放大器。
對于自激振蕩型數字放大器來說如果不能確保在開關頻率以上也能正常工作，其各種特性將會惡化。另外輸入級的噪聲特性對輸出端的噪聲電平的影響較大，所以運算放大了器要選用低噪聲的運算放大器。在該放大器中選用了在高速和低噪聲特性方面均比較優秀的LM6361。
采用表面安裝的電容器有利于降低浪涌電壓。輸出低通濾波器采用了4階LC濾波器。為了減小電感線圈的體積和直流電阻，又不出現失真，電感線圈采用了導磁率低的磁芯，在T-106的磁芯上用?.0的聚氯基甲酸酯線繞38圈。電感量為19.5礖。
C6和R15是由于一般的揚聲器的阻抗在高頻時會上升，所以特意接入的校正電路。
該機小信號電路和驅動器集成電路的電源用三端穩壓器構成。D類輸出級用的主電源（VDD和VSS）如果沒有必要穩壓的話，一般可采用變壓器式的電源電路，這種方式比開關電源還省電。
??圖2是該機的頻率特性，圖3是該機的失真率特性。就其特性而言還不能與模擬放大器相比，但數字放大器是發展方向，總有一天數字放大器會成為音頻放大器的主流。