2、LED掃描控制芯片

　　通過數(shù)據(jù)比較之后，本論文采用了恒流源驅(qū)動方式，設(shè)計(jì)了一款可以實(shí)現(xiàn)從白到黑的256級灰度顯示的控制單元。該顯示控制芯片具有與時鐘同步的8位并行輸入端口，內(nèi)含16個8位的移位寄存器和16個8位的數(shù)據(jù)鎖存器，可以對8位并行數(shù)據(jù)進(jìn)行移位并鎖存。圖2為該掃描和顯示控制芯片的電路圖。

　　圖2.? 掃描和顯示控制芯片電路圖

　　當(dāng)電路開始工作時，8位并行數(shù)據(jù)在移位時鐘脈沖的作用下打入芯片的移位寄存器模塊中，其內(nèi)部含有16個移位寄存器，故移位16次后，數(shù)據(jù)將從該芯片的DOUT0~DOUT7輸出到下一芯片；同時將移位所得的16個8位數(shù)據(jù)輸入到鎖存器中鎖存。這時只要輸出控制信號為低，并給出同名行的行選通信號同時使輸出開放，各列即可開始輸出恒流，同時8位計(jì)數(shù)器開始對灰度級時鐘進(jìn)行計(jì)數(shù)，當(dāng)計(jì)數(shù)值與該列所存儲的灰度值相等時，該列的恒流輸出結(jié)束，從而實(shí)現(xiàn)相應(yīng)LED的顯示時間控制，即占空比控制。若采用10個該顯示控制單元級聯(lián)驅(qū)動LED顯示屏，則一直并行移位160次就可完成第一行數(shù)據(jù)的傳輸。

　　運(yùn)用VerilogHDL編寫代碼并用Modelsim仿真軟件對該電路代碼進(jìn)行編譯仿真，得出了如圖3、圖4所示得時序圖。

　　圖3? 灰度控制單元時序圖

　　圖4? 亮度控制單元時序圖

　　通過時序圖我們可以看到在控制端：

　　enable、rsel、bc_ena、latch等控制端的控制下，可以按照不同的需求來實(shí)現(xiàn)對不同灰度和亮度的實(shí)現(xiàn)。在灰度控制單元中，數(shù)據(jù)在經(jīng)過了16個脈沖之后移位傳輸至輸出端輸出，并且實(shí)現(xiàn)了8列或者16列輸出的可調(diào)；在亮度控制單元中，通過調(diào)整enable、bc_ena、latch的值實(shí)現(xiàn)了輸出數(shù)據(jù)的可調(diào)，從而準(zhǔn)確的實(shí)現(xiàn)了亮度的控制功能。

　　根據(jù)各部分同名行的全部傳輸時間等于該同名行的顯示時間，可以得到行周期和點(diǎn)（列）周期的值，即行周期=幀周期/掃描方式的行數(shù)，點(diǎn)周期=行周期/（每行點(diǎn)數(shù)×部分?jǐn)?shù)）。若幀頻為120Hz，則幀周期為1/120s=8.33ms，根據(jù)掃描方式為1/16可將80行分為5個16行，每行160列，這樣，行周期即為520.6μs;點(diǎn)周期為650.75ns;點(diǎn)頻為1.54×106Hz.

　　4 結(jié)論

　　本文討論了LED大屏幕視頻控制器中的灰度掃描方法，本文提出了256灰度級掃描時的實(shí)現(xiàn)方案，作者的創(chuàng)新點(diǎn)在于并設(shè)計(jì)了一款從暗到亮的256級灰度顯示的LED顯示控制芯片，在本設(shè)計(jì)中幀頻可達(dá)120Hz，行周期為520.6μs，點(diǎn)周期為650.75ns;點(diǎn)頻為1.54×106Hz.該芯片可以通過多塊級聯(lián)來驅(qū)動LED大屏幕，有著較好的應(yīng)用前景。