全球IC設計的EDA供貨商SpringSoft今日宣布Laker Blitz芯片層級版圖編輯器已全球供貨。 Laker Blitz是Laker定制自動設計和版圖方案的最新成員，主要使用于集成電路芯片最后版圖整修的應用，提供高速檢視和編輯能力，有效提升版圖到制造的芯片下線(tapeout)運作效率，適用于大量數據需求的設計， 如消費性電子產品中廣泛使用的先進制程系統單芯片 (System-on-chip, SOC)和內存芯片設計。

??????? SpringSoft Laker版圖環境提供可控制的自動化和無可比擬的軟件內部溝通能力，對于模擬、混合信號、和定制數字設計，用戶能以較少的工作量來達成優質的版圖結果。如今已有超過300家公司(包括很多家半導體領導公司)采用Laker版圖系統于20納米的設計中。 由于Laker Blitz是建構在已經被廣泛采用的Laker定制自動版圖系統的技術上，Laker的客戶可以受惠于相同的使用接口、功能、及既有的工具指令語言(TCL)、和整合的sign-off設計使用規則檢驗工具，Laker Blitz將是芯片完工修整的最佳選擇。

　　芯片完工修整一直是時程壓力極大的工作，它是物理設計(Physical Design)進入制造前的最后一個步驟。除了需要合并大量的版圖文件(GDSII)，還要再執行設計規則檢驗(DRC)與完成最后的修正工作。而目前使用者多數利用既有版圖工具或版圖檢視工具( mask viewer)的功能來完成此項工作。 然而這些工具并非專為芯片完工修整應用而設計，常因性能不佳或僅提供極少的編輯功能而導致工作效率低下。

　　相較之下，Laker Blitz為芯片完工修整需求而量身打造， 解決使用者所期面臨的困擾，提升了速度和生產力。相較于傳統的版圖工具，能以5到20倍的高速輸入或輸出GDSII資料文件。與版圖檢視工具比較，它不僅提供健全的編輯功能，并支持工具指令語言TCL (Tool Command Language)，便于流程自動化之整合應用。

　　SpringSoft定制IC設計方案營銷部資深處長Dave Reed 表示：「對于芯片完工修整的工作而言，目前的工具和所需的功能存在著不小的差距。傳統版圖編輯器速度太慢，版圖檢視工具不是沒有編輯能力或是太少而難以使用，設計規則檢驗工具則未被適當的整合。Laker Blitz 兼俱速度、容量、與效率，可以顯著地減化高密度芯片下線(tape-out)的工時和達成高質量的要求。」

　　光速般的版圖

　　時下納米級芯片設計的文件容量通常很大，Laker Blitz以創新技術提供快速輸入、讀寫、編輯 、和輸出超大容量的GDSII文件。在Laker Blitz的環境中，使用者能夠輕易地加載、檢視和操控全層級(Full-Hierarchy) 的芯片版圖內容，也可執行子集(cell)、 指定范圍、或是全芯片的設計規則檢驗與錯誤修正。并且可使用進階功能來更進一步簡化編輯和除錯的工作，例如 Highlight-Net 等功能來追蹤重要的連線。