電容電阻串并聯有什么不同的作用？
電容并聯電感，產生并聯諧振，也稱為電流諧振，諧振時，LC的諧振阻抗達到最大值；電容、電感中的電流達到最大值。并聯的R越大，諧振回路的Q值越高。即使不并聯電阻，電感、電容本身也有損耗電阻，客觀上也存在電阻并聯。 電容串聯電感，能產生串聯諧振，也稱為電壓諧振。諧振時，LC的諧振阻抗達到最小值；電容、電感上的電壓達到最大值。串聯的電阻越小，諧振回路的Q值越高。即使不串聯電阻，電感、電容本身也存在一定的損耗電阻。由于發電機是交替正負，而切割磁感線的量不是正比而是正弦函數變化，所以就有了市電壓為波，濾波的好處在于讓交流變成穩定的電流，經過二極管整流與電容的濾波就能得到一般好的直流電，有助于如需要穩定電壓的IC工作！
1）電容的作用是：阻止直流信號通過，而允許交流信號通過。或者是減小低頻信號的通過能力，增加高頻信號的通過能力。
2）電阻與電容并聯的作用，是希望直流信號或者低頻信號通過較困難，而交流信號或者高頻信號較容易的通過。
3）在電容降壓電路中，為了給電容器提供泄放通路，而在電容器兩端并聯一個泄放電阻。以便在停止工作后，泄放掉電容器兩端存儲的電能。
4）在耦合電路中，在耦合電阻兩端并聯電容器就組成了相位提前電路。這里，電容器的目的是為了與分布電容和下一級的輸入電容組成分壓電路，以避免這些電容形成的積分效應，從而使相位得以提前。
濾波電路中如何選擇正確的電容類型
去耦電容相當于電池，滿足驅動電路電流的變化，避免由于電流的突變而使電壓下降，相當于濾紋波。具體容值可以根據電流的大小、期望的紋波大小、作用時間的大小來計算，去耦電容一般都很大。由于強調產品的物理尺寸，處理器制造商一般只規定滿足器件能量轉換要求所需要的電容量，而不考慮為適合的電容排列留置的可用空間。嵌入式單板計算機中所用的處理器還要求更高的電容充放電性能，從而要求一個低的時間常數。
隨著電容制造向更小型化封裝應用的繼續推進，一種高電容量、低ESR及低電壓應用的理想方案是3-D多陽極涂層（conformal coated）片式電容。
Polymer鉭電容
Polymer鉭電容運用了新式高導電性的聚合物。高導電性聚合物用于陰極而非二氧化錳。聚合物陰極在導電率上的改善帶來更低的阻抗和更低的ESR。低阻抗還帶來優異的高頻濾波響應。Polymer鉭電容技術擁有最低的ESR，大大低于相近尺寸的常規固體鉭電容。事實上，引線框結構主要制約給定外形尺寸下可用電容量。
多陽極鉭電容
現今，高容積和低ESR的雙重要求正在由一種3-D的封裝方式來解決，它是一種多陽極鉭電容，該結構去除了常規的引線框。此結構在小型化SMD封裝下取得了高電容量，并可以與常規模壓鉭器件引腳兼容。重要的是，該技術取得了非常低而穩定的ESR。
高電容：一般》1000 F ；
工作溫度范圍內非常低而穩定的ESR ；
低電感；
寬的額定電壓范圍：4V、6.3V及10V ；
低DCL 《 60 A ；
小尺寸、低厚度3D片式封裝 ；
無引線框；
標準引腳，與常規模壓鉭電容尺寸兼容
體去耦電容應用
當今大量的嵌入式控制器是采用一種單板計算機（SBC）建立的。主導性的工業標準是PC/104，它規定了3.8” x 3.6”的形狀系數。新的更小的專有規格也在涌現，特別是基于16位和32位處理器的SBC。此外，PC/104 SBC還必須做到多個PC/104板的stack-through（堆疊嵌入）連接，以充分利用4.0mm（0.16”）的最大安裝元件高度。
高電容量和低ESR技術
有多種技術已可實現單位體積電容量的優化。例如，涂層片式鉭電容技術，該技術去除了常規模壓固體鉭電容的引線框結構，同時這種類似于半導體特殊封裝的技術大大降低平均尺寸。 Vishay已經開發了涂層鉭片式技術，用于滿足NASA要求的電容使用。這些產品遠遠超過了常規模壓表面安裝鉭電容（SMD）的容積效率。不過設計師們還需要使ESR最小化，而這一要求刺激了多種候選方案。
Polymer鋁電容
Polymer鋁電容具有非常低的ESR，在10 m 或更小的范圍，它填充了高電容量多層陶瓷電容（MLCC）和鉭聚合物電容之間的應用空間。不過，盡管它們滿足了濾波應用中所需的ESR要求，但它們的容積效率通常要比鉭技術小很多。在組裝空間十分珍貴的應用中，這種技術必須讓位于其它技術如鉭式技術等。
固體鉭電容
固體鉭電容有標準和低ESR兩種類型。兩種類型均采用通常的引線框結構制作。固體鉭低ESR類型所具有的ESR值100 KHz 時在100 m 范圍。由于ESR值取決于陽極的外表面，因此較大的外形尺寸一般都擁有較低的ESR值。固體鉭電容方面大量的粉末研制工作產生了新的更低水平的ESR值。另外浪涌電壓方面也得到改進使固體鉭技術功能更強大。
濾波電容的選擇比較
相當數量的設計師還傾向于用一個微控制器或微處理器加選定外圍元件，做自己的定制嵌入式控制器方案。這些方案或許可以在PCB上直接實現，同普通SBC一樣也受到壓縮空間的限制。
所以，材料和封裝結構必須做到使一個電容適合裝入CPU和芯片組之間的十分小的空間，而不超出嚴格的高度限制。
功率要求通常由微處理器或微控器制造商根據電壓調節模塊（VRM）而制定。大多數系統根據一個能提供多個電壓值的同步降壓轉換器建立。通常，它們將提供1.5～1.8V、3.3V及5.0V的電壓，分別給處理器核心、處理器與芯片組I/O，以及通用板上各個基礎電單元。處理器核心電壓或VCORE，通常是選擇低ESR體電容時的一個主要難點。對合適電容技術的評估
分析處理器制造商對有關核心電壓的推薦建議，例如為VCORE指定一個適合的濾波電容。要求1.5V核心電壓的新式處理器，其例舉要求如下：
輸出電壓=1.5V～1.8V；
輸出紋波電壓=輸出電壓的2%；
輸出電流》14A；
輸出濾波電容=3900F/4V，ESR《3m
調查該新封裝技術的效果，對前面描述的電容技術進行了評估，以確定作為一種PC/104SBC用整體輸出濾波電容在板布局、元件高度、電氣性能方面的最佳技術。不過，由于現有鋁電解電容超出了4.0mm（0.16”）的最大高度，因此被排除在外。
多陽極技術以最小占用空間、擁有最好的ESR，被選擇用于此應用。4個多陽極597D并聯安裝在板上，占用面積124mm2（0.19inch2）。這產生了與其它技術相比更好的容積效率。并聯電容布置的ESR《3m，滿足目標應用要求。
雖然Polymer鉭電容具有很好的ESR，但總體電容值需求要求更多的單個貼裝電容。為取得必需的體電容量，需要18個255D系列的330F，占用板空間總量為558mm2（0.88inch2）。這大大高于4個Vishay597D多陽極鉭電容構成的排列。
通觀各電容技術以確定印刷電路板（PCB）上最小總引腳、具有最低的ESR，同時滿足高度限定的實現方案。