2. 1　硬件設計

　　目前,在非均勻性校正的硬件實現上,采用的都是1點或2點校正法. 電路由計數器、存儲器、A /D轉換器和D /A轉換器等器件組成 . 通常,只能針對某個特定型號的圖像傳感器進行電路板制作,擴展性較差,而且,電路工作頻率較低. 采用這些器件很難實現多點實時校正.

　　為了實現非均勻性多點實時校正,筆者設計了基于復雜可編程邏輯器件(CPLD)的校正系統. 該系統以CPLD EPM7512AE為核心,包括輸入和輸出信號調理電路、高速A/D采樣單元、D/A轉換單元和FLASH存儲器等功能模塊. 系統結構如圖2所示.

?

　　圖2　校正系統結構圖

　　校正系統通過輸入信號調理單元將接收到的圖像傳感器視頻輸出信號進行預處理,將信號調整到A/D轉換器(ADC) TLV5580的采樣電壓范圍內.系統控制核心CPLD接收圖像傳感器工作信號,根據視頻信號串行輸出的規律,產生控制TLV5580工作的時鐘信號和轉換數據輸出使能信號,從而控制TLV5580對經過調理的視頻信號進行采樣量化,并將量化后的數字信號實時讀入CPLD. 同時, CPLD 從FLASH存儲器W29C040的相應單元中讀出斜率和偏置校正系數,實現式(4)描述的校正算法,完成對各個視頻信號的實時非均勻性校正.

　　CPLD還產生D/A轉換器(DAC) TL5632C工作時鐘信號,控制TL5632C將校正后的數字信號實時地轉換成模擬信號,并由輸出信號調理單元將該模擬信號調理為一個范圍合適的電壓信號作為校正系統的輸出(即經過校正的視頻信號).

　　2. 2　CPLD設計思想

　　作為控制核心的CPLD是一種半定制器件,它最大的優點就是采用編程的方式定制其具體實現的硬件電路,指定CPLD的硬件實現功能. 筆者主要采用硬件描述語言VHDL,并結合原理圖方式在MAX + PLUSⅡ集成開發環境下進行CPLD 功能的設計. 采用VHDL語言的設計方法,可實現器件的無關性,并且功能實現靈活、修改方便. CPLD的應用以及VHDL設計方法的使用為校正系統能靈活地適用于不同圖像傳感器的校正以及實現不同的校正算法提供了可能和保證.

　　根據系統校正功能要求及工作流程, CPLD 實現的功能主要包括:

　　1) 分頻器. 分頻器對晶振信號進行分頻,產生校正系統協調工作的時鐘基準信號. 分頻器采用VHDL進行設計,可以根據不同的晶振、不同的圖像傳感器工作頻率,靈活、方便地選擇不同的分頻數,產生合適的時鐘基準信號.

　　2) ADC控制信號發生模塊. 該模塊采用VHDL進行設計,根據分頻器產生的時鐘基準信號和圖像傳感器的工作信號,產生能夠準確控制TLV5580工作的時鐘信號和轉換數據輸出使能信號,保證TLV5580實時、準確地采集經過調理后的視頻輸出信號.

　　3) 地址發生器. 地址發生器產生讀取FLASH存儲器中斜率和偏置校正系數的地址信號. 由于每個光敏元在每個輻照度子區域有一組數據(一個斜率校正系數和一個偏置校正系數) ,為了方便讀取,將同一輻照度子區域的所有光敏元的校正系數按照在圖像傳感器中的相對位置順序存儲. 所以,同一光敏元在不同子區域下的數據地址,高位地址不同,低位地址則完全相同;同一子區域內不同光敏元的數據地址,則高位相同,低位不同. 因此,地址發生器由2部分構成:高位地址發生器和低位地址發生器.

　　高位地址發生器實質上是一個比較器,確定當前圖像傳感器所測量的輻照度所處的子區域. 其設計思想是:將采集到的第1個光敏元的視頻信號和預先設定的對應于每段輻照度子區域的邊界值進行比較,根據比較的結果產生相應的高位地址. 由于采用并行執行的指令來實現,能夠很好地滿足實時處理的要求.低位地址發生器根據視頻信號逐一串行輸出的特點以及TLV5580工作特點(每個工作時鐘采集1個光敏元的輸出信號)進行設計,實質上是一個計數器,只需對TLV5580工作時鐘信號進行計數,就能產生相應的低位地址.

　　4) 校正模塊. 由乘法和加法2個子模塊構成,分別采用MAX + PLUS Ⅱ提供的功能單元LPM_MULT和LPM_ADD_SUB來實現. 校正模塊將采集到的視頻信號以及從FLASH存儲器讀取的相應校正系數按照式(4)進行處理,實現圖像傳感器的實時非均勻性校正.

　　5) DAC控制信號發生模塊. 產生控制TL5632C工作的時鐘信號,指揮TL5632C實時地將校正后的數字視頻信號轉換為模擬信號.

　　由于非均勻性校正功能的實現對時序要求嚴格,在程序的設計中,一定要注意時序的合理性. 將程序編寫出來后,首先進行了仿真實驗,在得到期望的工作波形數據后,進行邏輯綜合生成網絡表和下載文件,最后將程序文件下載到EPM7512AE中,以便進行下一步對圖像傳感器非均勻性校正指標的測試.

　　3　實驗結果

　　筆者以重慶大學研制的CL512J型自掃描光電二極管陣列( SSPA)圖像傳感器作為對象,進行6點非均勻性實時校正的實驗. CL512J是一種具有512個光敏元的線陣列圖像傳感器. 其工作波形如圖3所示,以起始脈沖S信號(低電平有效)表示每一次掃描輸出的開始. 光敏元的視頻輸出電壓Uo 與時鐘信號CP同步,在CP的上升沿時刻開始輸出,經過短暫的上升時間后,穩定下來;在CP為低電平時,輸出變為0. 因此,將S和CP信號引入校正系統作為CPLD產生各種控制信號的基本依據.在實驗中, 首先通過數據采集卡和計算機, 將 CL512J 的校正系數計算出來, 按指定地址保存在FLASH存儲器中.

?

　　圖3　CL512J工作波形

　　然后, 在MAX + PLUS Ⅱ開發環境下, 根據CL512J的具體情況(光敏元個數、工作頻率、視頻信號串行輸出的特點等) ,設計出相應的程序,經過仿真驗證后,將程序文件下載到CPLD中.最后,將CL512J的視頻信號接入校正系統,并利用示波器觀察校正前后的視頻電壓波形. 圖4給出了一個實時校正的實驗結果,上面一條曲線是CL512J實際的視頻輸出信號,下面一條是經過校正后的視頻信號. 校正前, 輸出信號最大值為2V, 最小值不足0. 8V,非均勻性超過40%. 校正后,電壓信號在2V附近變化,非均勻性約為2%. 由于TLV5580等器件的工作特點,校正信號延遲約5個CP時鐘后輸出.

?

　　圖4　不均勻性校正實驗結果圖

　　4　結束語

　　設計的非均勻性校正算法以及硬件校正系統,能夠有效地實現圖像傳感器的多點實時非均勻性校正.采用CPLD作為核心構成的校正系統具有功耗低、抗干擾能力強、功能實現方便和擴展靈活等優點,能夠有效地適用于多種圖像傳感器的校正.但是,由于存在光電轉換曲線分段線性化誤差、A/D轉換器和D/A轉換器等器件轉換精度問題以及實驗條件的限制等客觀原因,影響了圖像傳感器非均勻性校正效果的進一步提高.