微機(jī)電（MEMS）陀螺廣泛應(yīng)用于航空、汽車自動(dòng)化和消費(fèi)類電子產(chǎn)品等領(lǐng)域，按照振動(dòng)結(jié)構(gòu)的不同，主要分為線振動(dòng)陀螺和旋轉(zhuǎn)振動(dòng)陀螺。隨著MEMS陀螺成本功耗不斷降低、體積重量逐漸減小，對(duì)其數(shù)字化方案也提出了新的要求如高精度、高采樣頻率等。為使MEMS陀螺能在高頻率下工作，數(shù)字化電路就需要具備高采樣頻率，而目前MEMS陀螺的數(shù)字化主要是通過采用嵌入式現(xiàn)場可編程門陳列（FPGA）、數(shù)字信號(hào)處理器（DSP）芯片或者它們的組合來實(shí)現(xiàn)。

最終使用MEMS陀螺在該平臺(tái)上進(jìn)行測試驗(yàn)證，使陀螺的信號(hào)解調(diào)和控制能在PC端實(shí)現(xiàn)，實(shí)際的使用過程比一般的FPGA或者DSP更加便捷。通過PCIe（PCIexpress）總線，實(shí)現(xiàn)PC和采集卡的高速傳輸，最大控制延時(shí)小于10μs.

1、計(jì)算機(jī)實(shí)時(shí)控制系統(tǒng)穩(wěn)定低延遲優(yōu)化設(shè)計(jì)

實(shí)時(shí)性作為陀螺測控系統(tǒng)的關(guān)鍵指標(biāo)，本節(jié)將著重設(shè)計(jì)和優(yōu)化控制系統(tǒng)的低延時(shí)性和穩(wěn)定性。第一部分低延遲性優(yōu)化主要包括硬件優(yōu)化和軟件優(yōu)化。硬件優(yōu)化需要考慮高速總線的類型和高速總線的傳輸控制方式;而軟件優(yōu)化則主要涉及到操作系統(tǒng)驅(qū)動(dòng)層面的優(yōu)化以及控制算法優(yōu)化。第二部分穩(wěn)定性優(yōu)化是讓計(jì)算機(jī)實(shí)時(shí)控制系統(tǒng)穩(wěn)定地產(chǎn)生輸出信號(hào)，在實(shí)際工程中則是避免該系統(tǒng)對(duì)陀螺設(shè)備的控制受到中斷延時(shí)和傳輸延時(shí)波動(dòng)的影響。

1.1、數(shù)據(jù)傳輸?shù)牡脱觾?yōu)化

圖1 ?實(shí)時(shí)測控平臺(tái)低延遲優(yōu)化方案

圖1a展示了實(shí)時(shí)測控平臺(tái)的軟硬件框架和數(shù)據(jù)流向。硬件中斷發(fā)出后，AD采集到的數(shù)據(jù)需要經(jīng)過接口轉(zhuǎn)換層、FPGA的PCIeIP核、PCIe總線等才能到達(dá)計(jì)算機(jī)IO內(nèi)存空間。完成內(nèi)存地址映射后，用戶程序就可以從該內(nèi)存讀取數(shù)據(jù)，進(jìn)行數(shù)據(jù)處理。在實(shí)際多線程的數(shù)據(jù)傳輸中，還會(huì)產(chǎn)生額外的延時(shí)，如圖1b中所示，有中斷延時(shí)、線程延時(shí)和線程上下文切換延時(shí)等。其中中斷延時(shí)定義為計(jì)算機(jī)端硬件中斷產(chǎn)生到中斷服務(wù)程序（ISR）中第一條指令執(zhí)行的時(shí)間差，主要與內(nèi)核架構(gòu)、CPU主頻和負(fù)載有關(guān)。由于線程之間的調(diào)度，內(nèi)核需要準(zhǔn)備時(shí)間，用于保存和恢復(fù)線程上下文環(huán)境、獲取或釋放信號(hào)量等。線程延時(shí)定義為ISR中從產(chǎn)生喚醒正在等待的線程信號(hào)，到線程執(zhí)行第一條指令的時(shí)間差。線程上下文切換時(shí)間則為一個(gè)線程運(yùn)行完到第二個(gè)線程第一條指令執(zhí)行的時(shí)間差。