系統設計人員的任務

　　芯片設計人員追求的主要策略——增強并行使用，依靠寬帶外部存儲器，尋找更大的I/O帶寬，以及總功耗管理等，這都會影響使用IC的系統開發人員。這些影響涉及到算法設計、軟件開發、電路板設計以及最終的封裝和散熱設計。

　　在算法級，越來越多的依靠并行硬件帶來了變化。例如，與高速的單個處理器相比，并行處理通常能夠顯著增大延時——輸入出現在芯片上的時間與其出現在芯片輸出之間的時間差。系統設計人員必須要理解這些越來越大的延時對系統行為的影響。另一可能存在的問題是并行方法，特別是多處理，需要修改算法才能實現所需的數據或者并行任務。系統設計團隊有足夠的技術能力和文檔來改變基本算法，或者他們能夠依靠IC供應商來獲得幫助嗎？

　　對I/O帶寬越來越大的需求帶來了系統級難題。通過不斷增加快速引腳的數量來實現所需的吞吐量，這會在電路板設計上帶來難以處理的布線和信號完整性問題。相應的，芯片設計人員越來越多的采用基于收發器的高速串行總線和鏈路，例如，包括PCI Express Gen3和Interlaken等。DRAM供應商進一步推動了這一趨勢的發展，其理念包括串行端口存儲器技術組，以及Micron的混合存儲器立方計劃等。在所有這些情況中，當數據輸入輸出管芯時，高速串行鏈路能夠顯著增大帶寬，降低傳輸功耗。但是基于收發器的鏈路有自己的延時問題，系統設計人員還是要理解這些延時對系統行為的影響。

　　功耗管理帶來了另一些難題，怎樣解決功耗這一問題已經從工藝工程師傳遞到芯片設計人員，以及系統設計人員。對于這些難題，需要首先正確的理解最終系統的應用指標。在哪些環境下需要哪些任務，每一任務需要多大的性能？在某一應用模式中，任務和每一功能模塊的相對比例是多大？這些問題的答案會影響基本工藝技術的選擇，以及功耗管理協議的選擇。在后一種情況中，對于系統設計團隊而言，非常重要的是理解系統需要什么樣的IC功耗管理。電路板需要提供多種電壓嗎？必須要改變它們，或者接通關斷它們，如果這樣，控制器會有多復雜？

　　更重要的另一點是，軟件在多大程度上理解應用指標，能夠應用多少這類知識。例如，如果系統軟件不能正確的預測主要模塊不工作的時間，并將這一信息傳遞給功耗管理系統，那么，芯片級復雜的功耗管理協議實際上會浪費而不是減小功耗。

　　結論

　　在28-nm時代，系統只能通過積極的選擇半導體技術，與芯片設計和系統設計積極的進行交流才能滿足性能、功耗和成本需求。