由于時序約束的原因，芯片北側是固定的接口。因此北側的封裝球需要重新分配，以匹配固定的芯片接口。

　　在芯片的南側，設計師可以自由地優化封裝球分配和芯片I/O焊盤布局。用白色高亮顯示的區域具有固定的芯片或封裝約束。

　　這里的挑戰在于，自動設計芯片I/O焊盤的版圖、倒裝芯片的凸點和封裝球，并且同時滿足芯片和封裝中的固定約束。在沒有一體化協同設計工具的條件下，這項工作需要花上數周的人工設計時間。芯片或封裝側的任何后續變化可能還需要好幾天的數據同步。

　　一體化芯片-封裝協同設計系統可以同時處理封裝和芯片約束。芯片和封裝之間的數據同步可以由約束主導的I/O布局、凸點分配和封裝球分配引擎自動完成。

?

　　圖2：利用一體化芯片-封裝協同設計系統滿足封裝和芯片約束條件。

　　圖2(a)是在沒有封裝約束的初始芯片I/O布局后的設計狀態。由于采用了固定封裝球，封裝是不可布線的。

　　圖2(b)是在東側和西側完成封裝主導的I/O布局后的結果，其中I/O單元被替換了，凸點也重新進行了分配，以確保到固定封裝球的可布線性。

　　圖2(c)是在芯片北側完成芯片主導的封裝球分配后的結果，其中封裝球進行了重新分配，以確保到芯片上固定I/O接口的可布線性。

　　圖2(d)是設計完成后的結果，其中工具已經自動完成芯片I/O布局、凸點分配以及南側封裝球分配的優化工作。受約束的自動化操作可在數分鐘或數小時內完成這項任務，而相應的人工操作則需要花費數天、甚至數周的時間。

　　設計修改

　　設計修改可能發生在設計規劃階段的早期，也可能晚至出帶之前發生。在傳統環境中完成修改是很痛苦的，因為它需要大量人工工作。另外，在芯片和封裝之間還存在數據不一致的風險。

　　使用單個數據庫的一體化芯片-封裝協同設計解決方案可以自動處理ECO(工程更改單)。如果修改可以向下貫徹設計層次，不破壞硬件設計約束，那么封裝修改就是可接受的。封裝和芯片版圖是自動更新的。

　　同樣的，如果可行的話，芯片設計修改可以向上貫徹到封裝層。當芯片和封裝約束之間存在沖突時，工具可以向用戶提供在芯片與封裝之間進行仲裁的方法。最重要的是，由于ECO是在單個數據庫中處理的，因此它能保證芯片和封裝之間的數據一致性，并且內置數據檢查器可確保設計具有純凈的LVS(版圖對原理圖)。

　　本文小結

　　現在，一個大型SoC設計的出帶要求先進的底層規劃工具。倒裝芯片規劃正是沿著相似的路線演變。SoC設計需要更精確和更高效的I/O接口設計方法，特別是對于倒裝芯片設計。這種一體化芯片-封裝協同設計方法應允許開展早期的可行性研究，還要能優化封裝和芯片接口設計，同時能滿足芯片和封裝需要的嚴格約束條件。芯片協同設計解決方案正成為降低設計成本和滿足上市時間要求的一個獨特因素。