在實現GS32S EJTAG調試功能的過程中，發現GS32S處理器的EJTAG與標準EJTAG存在著差異性，因此需要調試軟件針對這些差異性采取相應的應對措施。

　　(1)TAP狀態機進入復位狀態后異常

　　“Test-Logic-Reset”是TAP有限狀態機16個狀態中的其中之一。一般來說，在處理器復位后，TAP狀態機會處于不確定的狀態。為了使TAP狀態機正常工作，需要在5個時鐘周期內，置高TDI輸入，讓TAP狀態機進入“Test-Logic-Reset”的指定狀態。GS32S處理器的TAP狀態機在進入“Test-Logic-Reset”狀態后，會改變3個寄存器的內容：清除DCR寄存器的ProbEn和ProbTrap位;置高協處理器Debug的DM位;修改協處理器DEPC的內容為0xBFC00500。然后處理器進入調試模式中，這樣的結果會導致后繼的調試過程被打斷。

?

　　應對措施：調試軟件限制TAP狀態機進入“Test-LogiC-Reset”狀態的時機與次數，并在TAP狀態機進入“Test-Logic-Reset”狀態后，進行必要的清理工作。

　　(2)進入調試模式后PC的輸出值高8位全為零

　　進入調試模式后，處理器會把PC值送到TAP模塊中的Address寄存器中，而通過TAP模塊輸出的Address值高8位全為零。由于對發生在dmseg段內的Load/Store操作，調試軟件會依據Address寄存器里的內容是否為操作數地址來判斷Load/Store操作是否執行完畢，因此會發生比較總是失敗的情況。

　　應對措施：該情況僅僅影響Address寄存器輸出值的高8位數據(0xFFXXXXXX～0x00XXXXX)，因此可在判斷Address寄存器數據是否等于操作數地址時，只比較低24位數據。

　　(3)未被正確初始化的處理器會進入死機狀態

　　目標機上電后，處理器將從復位例外向量處取指令執行。如果復位向量處為隨機數據或不完整的初始化代碼，則處理器執行后將會進入死機狀態，不再響應任何EJTAG的TAP處理器的訪問。

　　應對措施：首先讓EJTAG TAP執行EJTAGBOOT的命令，處理器復位后將會進入調試模式，此后即可使用TAP處理器的訪問機制進行正常的EJTAC調試操作。

　　結 語

　　本文在實現了EJTAG調試功能的基礎上，開發了以USB為快速通信接口、用CPLD硬件實現JTAG時序的MIPS仿真器產品，實現了對GS32S處理器EJTAG調試的支持，并在展訊、海爾等公司基于龍芯一號IP核的項目研究中得到了驗證。