摘要：敘述了L82C37A可編程DMA控制器的主要功能、制造工藝和測試，并對其基本電路及設計方法進行了簡要介紹。

　　1　概述

　　L82C37A可編程DMA控制器是一個高性能的可編程直接存取控制器，可在沒有CPU干預的情況下進行內存與外設之間的數據直接傳輸。在微機系統中，通過使用DMA操作可大大提高系統的單個或多個I/O裝置的數據傳輸速率。

　　該電路采用2.0μm硅柵CMOS全離子注入工藝制造，集成度為13500管位，芯片面積為25.12mm2，采用DIP 40 PIN 陶瓷封裝。

　　該電路具有以下特點：

　　與NMOS 82C37A兼容；

　　具有四個可編程的獨立DMA通道，每個通道具有自動初始化能力；

　　能到存儲器到存儲器間的傳輸；

　　有四種基本工作方式和三種傳輸方式；

　　任意擴展DMA通道數；

　　每個通道有64k地址和64k字節記數空間；

　　數據最高傳輸速率可達4MB/秒；

　　低功耗靜態CMOS設計，IDDSB=10μA；

　　與TTL兼容；

　　單5V電源工作；

　　工作頻率8MHz；

　　工作溫度范圍-55℃～+125℃。

　　2　邏輯結構和功能

　　2.1　L82C37A主要功能

　　L82C37A主要功能有以下七點：

　　（1）該電路有四個獨立DMA通道；

　　（2）每個通道的DMA請求都可分別允許和禁止；

　　（3）每個通道的DMA請求優先權具有固定方式和循環方式；

　　（4）每個通道一次傳送的最大長度64k字節的數據，可在存儲器與外設間進行傳送，也可在存儲器的兩個區間進行傳送；

　　（5）有四種DMA傳輸方式：①單字節傳輸方式；②數據塊傳輸方式；③請求傳輸方式；④ 級連方式。在每種方式下，都能在接收外設的請求信號DREQ后，向外設發送響應信號DACK后就可以占用總線，進行DMA傳送。每傳送一個字節，修改一次地址指針，當規定傳送的字節數送完時，發出終端計數脈沖TC，結束傳送或重新初始化；

　　（6）允許外設用EOP信號結束DMA傳送或重新初始化；

　　（7）L82C37A可以級聯，任意擴展通道數。

　　2.2　L82C37A邏輯結構

　　L82C37A的邏輯功能較為復雜，其邏輯框圖如圖1所示。圖中的通道部分只畫出了一個通道的情況，即每個通道都有一個基地址寄存器（16位）、基字節數計數器（16位）、現行地址寄存器（16位）和現行字節數計數器（16位），每一個通道都有一個6位的模式寄存器，用以控制不同的工作模式。

　　圖1　L82C37A邏輯框圖

　　L82C37A的結構中包含了三個基本的控制邏輯塊。

　　時序控制邏輯塊：根據編程規定的DMA的工作模式，產生包括DMA請求、DMA傳送及DMA結束所需要的內部時序和外部信號。

　　程序命令控制塊：對在DMA請求服務之前，CPU編程對給定的命令字和模式控制字進行譯碼，以確定DMA服務的類型。

　　優先權編碼邏輯：對同時有請求的通道進行優先權編碼，確定哪個通道的優先權最高，優先權可以是固定的，也可以是循環的。

　　另外，L82C37A的數據引線都有三態緩沖器，因而可以占用也可以釋放總線。

　　2.3　L82C37A的工作周期

　　L82C37A有兩種主要的工作周期，即空閑周期和有效周期，每一個周期由若干個時鐘周期組成。

　　（1）空閑周期

　　L82C37A在完成了一個DMA服務之后，若沒有新的DMA請求，或在主清零或硬件復位后，將進入空閑周期執行SI狀態。在每個時鐘周期它都要對通道的請求線DREQ進行采樣，在沒收到DREQ前，它將始終處于SI態。

　　在此狀態中，CPU可以查詢其狀態或對其進行編程。若 ，則CPU可以對其進行讀寫操作，可以對其基地址、基字節數、當前地址、當前字節數等寄存器進行讀/寫。此時，需通過數據總線和地址總線以及和來選擇寄存器并改寫數據。由于這四組寄存器均為16位，而數據總線是8位的，則由內部高/低位寄存器控制，將數據分成高8位和低8位，分兩次寫。另外還有些軟件命令，不通過數據總線，僅由地址A0-A3和等信號的譯碼來設置。

　　（2）有效周期

　　當外設或CPU發出DMA請求時，將跳出SI狀態進入DMA服務的第一狀態S0。此時，雖收到SREQ并發出HRQ，但在收到CPU返回HLDA信號后，L82C37A才進入由S1-S3組成的工作狀態，若外設的工作速度較慢，DMA傳送不能在S4狀態之前完成時，則可用READY線在S2或S3與S4之間插入SW狀態，直到本次傳輸結束。SW狀態是等待周期，主要是為適應慢速外設，以延長傳輸時間。

　　在存儲器至存儲器傳輸時，要作存儲器讀和寫操作，所以每一次傳輸需要8個時鐘周期，其中4個周期S11-S14完成存儲器讀，另外4個周期S21-S24完成存儲器寫操作。