核心導(dǎo)讀： 采用分立元件或CPLD、FPGA 進(jìn)行電源的信號發(fā)生和測量的設(shè)計(jì)，會增加硬件設(shè)計(jì)復(fù)雜程度，延長開發(fā)周期。為了簡化電源信號發(fā)生及測量的硬件設(shè)計(jì)，縮短開發(fā)周期，本文提出一種基于DSP 的嵌入式操作平臺，采用DDS（ 直接數(shù)字式頻率合成器） 及乘法器矢量測量技術(shù)的設(shè)計(jì)方案。該方案利用DSP 的高速運(yùn)算能力，通過實(shí)時(shí)計(jì)算來實(shí)現(xiàn)分立元件或CPLD、FPGA 的硬件邏輯功能。實(shí)驗(yàn)結(jié)果表明該方案切實(shí)可行。

　　0 引言

　　電源的信號測控部分由DDS信號發(fā)生和信號測量組成。DDS 在電源設(shè)計(jì)中的應(yīng)用早已存在。在早期的DDS 設(shè)計(jì)中，硬件組成由計(jì)數(shù)器、觸發(fā)器等多種多個(gè)分立邏輯元件組成; 而在出現(xiàn)可編程邏輯器件CPLD、FPGA 后，DDS 的硬件構(gòu)成簡化了許多。電源的信號測量，分為頻率、幅值及相位的測量。頻率的測量采用脈沖填充法; 幅值測量則隨著A/D 轉(zhuǎn)換器的采樣速度及處理器速度的提高，由原來的有較大延遲的真有效值轉(zhuǎn)換發(fā)展為周期實(shí)時(shí)采樣計(jì)算;相位測量則在幅值測量的基礎(chǔ)上，由原來的間相脈沖填充法發(fā)展為乘法器矢量測量。

　　DSP 的高速處理能力，使其可以實(shí)現(xiàn)DDS 中的CPLD 或FPGA 及測量電路中的模擬數(shù)字混合乘法器的功能，從而使電源的信號發(fā)生及測量的硬件設(shè)計(jì)更簡單。

　　1 設(shè)計(jì)方案

　　方案設(shè)計(jì)如圖1 所示。DSP 以等時(shí)間間隔快速、連續(xù)讀取擴(kuò)展程序存儲器中的波形數(shù)據(jù)，送入并行高速D/A，并行高速D/A 即可輸出預(yù)設(shè)信號波形。

　　輸出信號幅值的調(diào)整不如波形數(shù)據(jù)讀取操作那么頻繁，且對操作完成時(shí)間的長短、精度要求也不如波形數(shù)據(jù)讀取高，所以選擇串行多通道D/A。這樣既可以降低成本，又可以簡化部分硬件設(shè)計(jì)。以N 個(gè)波形讀取時(shí)間間隔為計(jì)時(shí)基礎(chǔ)，DSP 通過并行高速A/D 對經(jīng)信號處理后的被測信號進(jìn)行連續(xù)采樣，通過計(jì)算，可得出被測信號有效值及相位。

　　2 DDS 的DSP 實(shí)現(xiàn)

　　2. DDS 原理

　　DDS 是利用相位累加原理直接合成所需波形的一種頻率合成技術(shù)，典型的DDS 模型由W 位相位累加器、移相加法器、波形存儲器ROM 查找表（ LUT） 、D/A 轉(zhuǎn)換器（ DAC） 以及低通濾波器（ LPF） 構(gòu)成。其中相位累加器由W 位加法器與W 位累加寄存器級聯(lián)構(gòu)成。

　　DDS 工作時(shí)，每來一個(gè)時(shí)鐘脈沖p，加法器將相位步進(jìn)值Δθ 與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。

　　累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。相位累加器輸出的數(shù)據(jù)作為查表地址，從波形存儲器（ ROM） 中提取對應(yīng)的波形抽樣值（ 二進(jìn)制編碼） ，送入D/A 轉(zhuǎn)換器C 中。在相位累加器的數(shù)據(jù)輸出范圍0 ~ 2W – 1，與波形存儲器中一個(gè)完整周期波形的地址，按照特定的函數(shù)關(guān)系對應(yīng)起來的前提下，相位累加器的每次溢出，DDS 就相應(yīng)的輸出了一個(gè)周期的波形。因此，相位累加器的溢出頻率就是DDS 輸出的信號頻率。由此可推導(dǎo)出DDS 輸出的信號頻率公式：

　　從公式（ 1） 可以看出，在相位累加器寬度W 為定值、相位步進(jìn)值Δθ 為1 時(shí)，可得出DDS 的最小輸出頻率，即DDS 的頻率分辨率fr。因此，只需要調(diào)整相位步進(jìn)值Δθ，就可以使DDS 的頻率以fr的整數(shù)倍輸出。

　　2. 2 DDS 工作模式選擇

　　根據(jù)公式可以看出，在相位累加器寬度W 為定值的前提下，DDS 的輸出頻率，取決于Δθ 和fclk。

　　Δθ 取值為DDS 的相位分辨率時(shí)，DDS 輸出信號的每個(gè)周期由固定點(diǎn)數(shù)組成，此時(shí)fout與fclk成比例關(guān)系，DDS 為調(diào)頻模式; fclk為定值時(shí)，DDS 輸出信號在單位時(shí)間內(nèi)由固定點(diǎn)數(shù)組成，此時(shí)fout與Δθ 成比例關(guān)系，DDS 為調(diào)相模式。

　　調(diào)頻模式，其關(guān)鍵點(diǎn)為采用鎖相環(huán)技術(shù)對預(yù)置輸出頻率進(jìn)行倍頻［3 - 4］。與調(diào)相模式相比，調(diào)頻模式不僅要多出鎖相環(huán)及相應(yīng)倍頻邏輯電路的設(shè)計(jì)，且在進(jìn)行頻率調(diào)整時(shí)，信號會有短時(shí)間的失鎖，造成輸出信號的振蕩。因此，調(diào)相模式是本設(shè)計(jì)中DDS 的最佳選擇。

　　2. 3 DSP 實(shí)現(xiàn)DDS 的優(yōu)勢

　　無論是用分立邏輯器件還是CPLD 或FPGA 設(shè)計(jì)DDS，其目的都是為了將相位累加器的累加、輸出、波形數(shù)據(jù)查表等這些運(yùn)算處理通過硬件電路高速實(shí)現(xiàn)。唯一的區(qū)別就是應(yīng)用CPLD 或FPGA 設(shè)計(jì)DDS，可以將諸多分立器件實(shí)現(xiàn)的邏輯電路，通過VHDL 等編程語言編程固化在單一芯片上，從而達(dá)到簡化硬件電路設(shè)計(jì)目的。而采用DSP 設(shè)計(jì)DDS，則完全可以利用其高速運(yùn)算能力，通過軟件編程來完成相位累加器的累加、輸出、波形數(shù)據(jù)查表等運(yùn)算。因此，相比于采用CPLD 或FPGA，采用DSP設(shè)計(jì)DDS 更靈活高效。