在今年11月中旬舉辦的“2016年超算大會(huì)上”，FPGA大廠Xilinx發(fā)布了可重配置加速棧（ReconfigurableAcceleration Stack）。配合可重構(gòu)的FPGA，這個(gè)架構(gòu)能解決可重構(gòu)計(jì)算中的編程困難問題，并加速可重構(gòu)計(jì)算生態(tài)的建設(shè)。

日前，Amazon云服務(wù)AWS更是基于Xilinx高端Ultrascale+ FPGA推出了使用在云端的FPGA解決方案。眾多巨頭的參與，讓誕生幾十年的可重構(gòu)計(jì)算再度成為業(yè)界關(guān)注的焦點(diǎn)。但是你真的懂得可重構(gòu)計(jì)算嗎？

可重構(gòu)計(jì)算的起源

自從計(jì)算機(jī)誕生以來，科學(xué)家們就意識(shí)到計(jì)算機(jī)架構(gòu)對于其處理能力有著至關(guān)重要的影響。事實(shí)上，從來不存在一種對所有運(yùn)算任務(wù)都是最優(yōu)解的計(jì)算機(jī)架構(gòu)。這是因?yàn)橛?jì)算機(jī)的運(yùn)算單元由芯片構(gòu)成，而在芯片的面積固定的情況下計(jì)算機(jī)架構(gòu)就決定了如何分配芯片的資源。

舉例來說，機(jī)器學(xué)習(xí)應(yīng)用（尤其是CNN）會(huì)比較注重并行運(yùn)算，因此最適合的架構(gòu)是能處理并行運(yùn)算的多核架構(gòu)，而每個(gè)核的運(yùn)算能力并不需要特別強(qiáng)。另一方面，在一些科學(xué)及工業(yè)運(yùn)算上，計(jì)算是無法并行執(zhí)行的，于是最適合的架構(gòu)是單核架構(gòu)并把這個(gè)核做到非常強(qiáng)。

根據(jù)數(shù)據(jù)和指令的執(zhí)行方式，60年代著名的計(jì)算機(jī)科學(xué)家Flynn提出了架構(gòu)的分類方法，一共有單指令流單數(shù)據(jù)流（SISD），單指令流多數(shù)據(jù)流（SIMD），多指令流單數(shù)據(jù)流（MISD）以及多指令流多數(shù)據(jù)流（MIMD）四種。

?

正是由于對于不同的任務(wù)有最合適的架構(gòu)，計(jì)算機(jī)科學(xué)家們開始構(gòu)思如何使用一種靈活的架構(gòu)解決這個(gè)問題。可重構(gòu)運(yùn)算（reconfigurable computing）從上世紀(jì)60年代由Gerald Estrin提出，到現(xiàn)在已經(jīng)經(jīng)歷了半個(gè)世紀(jì)。

在Estrin最初的設(shè)想中，可重構(gòu)運(yùn)算包括一個(gè)作為中央控制單元的標(biāo)準(zhǔn)CPU，以及眾多可重構(gòu)的運(yùn)算單元，這些可重構(gòu)運(yùn)算單元由中央CPU控制，在執(zhí)行相應(yīng)任務(wù)（如圖像處理，模式識(shí)別，科學(xué)運(yùn)算等等）時(shí)配置成對應(yīng)的最優(yōu)架構(gòu)（即硬件編程）。

在理論上這個(gè)構(gòu)想非常成功：2001年，Reiner Hartenstein的論文中提到，即使可重構(gòu)運(yùn)算使用的運(yùn)算單元（FPGA）時(shí)鐘頻率遠(yuǎn)低于當(dāng)時(shí)的CPU，但是可重構(gòu)計(jì)算的綜合運(yùn)算能力卻可以超越CPU數(shù)倍，而功耗也遠(yuǎn)小于CPU。

?

可重構(gòu)計(jì)算的例子（使用FPGA作為可重構(gòu)計(jì)算單元）

然而，可重構(gòu)運(yùn)算在當(dāng)時(shí)并沒有普及。從可重構(gòu)運(yùn)算提出直到二十一世紀(jì)初的40年正是摩爾定律的黃金時(shí)期，工藝一年半就更新一次，因此架構(gòu)上更新帶來的性能增強(qiáng)可能還不如工藝更新來得強(qiáng)。

當(dāng)時(shí)最流行的就是靠摩爾定律狂飆突進(jìn)來實(shí)現(xiàn)處理器運(yùn)算能力的進(jìn)化，因此與舊架構(gòu)相差很大的可重構(gòu)運(yùn)算并未得到重視：花五年時(shí)間研發(fā)的可重構(gòu)計(jì)算芯片很可能性能還不及依靠摩爾定律提升性能的傳統(tǒng)架構(gòu)CPU。

同時(shí)，由摩爾定律帶來的CPU性能增長完全可以滿足當(dāng)時(shí)運(yùn)算的需求。因此當(dāng)時(shí)可重構(gòu)運(yùn)算還只是停留在學(xué)術(shù)圈子里的精致理論，業(yè)界推廣的動(dòng)力并不大。

另一個(gè)可重構(gòu)運(yùn)算普及的障礙是使用難度。傳統(tǒng)CPU上編程使用抽象的高級(jí)語言（如C++，Java等等）描述，已經(jīng)有成熟的體系。然而可重構(gòu)計(jì)算需要的硬件編程通常使用硬件描述語言（Verilog，VHDL等等），對于程序員來說需要大量的時(shí)間才能掌握。

這樣的話可重構(gòu)計(jì)算的生態(tài)就無法發(fā)展：門檻高意味著做的人少，做的人少意味著知名度低，相關(guān)項(xiàng)目數(shù)量少，這又導(dǎo)致了無法吸引到開發(fā)者參與項(xiàng)目。

異構(gòu)計(jì)算與可重構(gòu)計(jì)算

在今天，摩爾定律遇到了瓶頸，因此可重構(gòu)計(jì)算普及的第一個(gè)障礙正在慢慢消失。摩爾定律的瓶頸第一來自于經(jīng)濟(jì)學(xué)，第二來自于物理定律。從經(jīng)濟(jì)學(xué)的角度，本來摩爾定律的目標(biāo)就是通過工藝制程進(jìn)步縮小特征尺寸讓相同功能的芯片需要的晶圓面積更小。工藝制程進(jìn)步所需的研發(fā)成本和mask制作的NRE成本上升，而每塊芯片的制造成本下降

。在之前的幾十年里，工藝制程研發(fā)成本和mask制作的NRE成本上升平攤到每塊芯片中不會(huì)抵消太多芯片制造成本的下降，從而使用新工藝的芯片的總成本相對于舊工藝會(huì)下降。然而，在最新的工藝中，由于新工藝的mask NRE成本非常高，生產(chǎn)的芯片必須出貨量非常大才能保證攤薄NRE成本上升，這對于很多芯片設(shè)計(jì)公司來說風(fēng)險(xiǎn)很大。因此經(jīng)濟(jì)學(xué)角度對于摩爾定律的驅(qū)動(dòng)力大大下降了。