JESD204B是最新的12.5 Gb/s高速、高分辨率數(shù)據(jù)轉(zhuǎn)換器串行接口標準。轉(zhuǎn)換器制造商的相關(guān)產(chǎn)品已進入市場，并且支持JESD204B標準的產(chǎn)品預計會在不久的將來大量面世。JESD204B接口的主要價值在于，它能夠可靠地增加轉(zhuǎn)換器和邏輯器件(比如FPGA或ASIC)之間的數(shù)據(jù)傳輸帶寬。

與任何新接口一樣，JESD204B同樣帶來了新的挑戰(zhàn)。對于系統(tǒng)開發(fā)人員而言，他們面臨的挑戰(zhàn)是如何從PCB設(shè)計的角度實現(xiàn)JESD204B最佳部署，以及出現(xiàn)問題后如何進行系統(tǒng)調(diào)試。對于元件制造商而言，他們面臨的挑戰(zhàn)包括測試全新的JESD204B器件。測試不僅可以保證器件在相對理想的環(huán)境下符合規(guī)范，還能確保JESD204B器件在最終系統(tǒng)環(huán)境下的正常工作。

本文討論JESD204B規(guī)范，回顧驗證JESD204B器件所需的測試，并羅列重現(xiàn)最終系統(tǒng)環(huán)境的方法。

JESD204B—數(shù)據(jù)轉(zhuǎn)換器的自然演進
從音頻和音樂到測試儀器儀表，很多應用都要用到數(shù)據(jù)轉(zhuǎn)換器(數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器)。數(shù)據(jù)轉(zhuǎn)換器的產(chǎn)品處于不斷演進中。隨著位深和采樣速率的增加，數(shù)據(jù)輸入與輸出也變得越來越困難。十年或二十年前，高速轉(zhuǎn)換器的采樣速率不超過100 MSPS，因此使用TTL或CMOS并行數(shù)據(jù)總線就足夠了。例如，可將集成12個數(shù)據(jù)專用引腳的12位轉(zhuǎn)換器設(shè)置為相對于時鐘而言具有適當?shù)慕⑴c保持時間。

隨著速度突破100 MSPS，便不再能夠維持這種單端信號建立與保持時間。為了提升速度，高速轉(zhuǎn)換器轉(zhuǎn)而采用差分信號，但代價是引腳數(shù)更多了。例如，12位轉(zhuǎn)換器此后便需要針對數(shù)據(jù)提供24個專用引腳。為了解決引腳數(shù)量的問題，引入了串行數(shù)據(jù)接口。轉(zhuǎn)換器的6×串行數(shù)據(jù)接口現(xiàn)只需兩個差分I/O(僅4個引腳)便可實現(xiàn)同一個12位轉(zhuǎn)換器的數(shù)據(jù)傳輸。飛速發(fā)展到今天，數(shù)據(jù)轉(zhuǎn)換器的數(shù)據(jù)接口現(xiàn)已采用JESD204B規(guī)范來進行開發(fā)。

JEDEC標準組織發(fā)布了兩種版本的JESD204高速串行數(shù)字接口規(guī)范。JESD204 2006規(guī)范是第一個版本，該版本為數(shù)據(jù)轉(zhuǎn)換器帶來了SerDes高速串行接口的優(yōu)勢，最高額定速度為3.125 Gbps。該版本于2008年發(fā)布了修訂版(JESD204A 2008規(guī)范)，并加入了重要的增強特性，包括支持多條數(shù)據(jù)通道和通道同步。JESD204B是該規(guī)范的第二個版本，由國際JEDEC JC-16任務(wù)組(項目：150.01)開發(fā)，該任務(wù)組由25家公司的約65名成員組成。它提供一系列重大增強特性，包括更高的最大通道速率、支持通過接口的確定性延遲，以及支持諧波幀時鐘。

缺少官方兼容性測試規(guī)范
與其他很多高速串行接口標準不同，JESD204B標準不含官方兼容性測試規(guī)范。測試規(guī)范的價值極高，因為它列出了確保兼容性所必須執(zhí)行的測試，以及測試步驟。讓不同制造商使用統(tǒng)一的步驟有助于確保對規(guī)范取得共識，并消除假設(shè)性差異。但缺少官方的兼容性測試規(guī)范并不意味著缺少一切。開發(fā)一組測試與步驟所需的一切信息均已包含在JESD204B規(guī)范，以及相應規(guī)范中。各芯片制造商和系統(tǒng)開發(fā)商需收集這些信息。

物理層測試
物理層(或稱PHY)測試與各數(shù)據(jù)通道驅(qū)動器和接收器電路有關(guān)：換言之，它是鏈路的模擬測試。它們不包括數(shù)字功能性測試或程序性測試。開發(fā)完整的PHY測試列表時，可從OIF-CEI-02.0規(guī)范第1.7節(jié)中獲取SerDes PHY測試的推薦列表。JESD204B規(guī)范嚴格遵循這些建議，但作了部分修改。例如，JESD204B未將隨機抖動指定為獨立測試項目，而是將其包含在總抖動中。另外，JESD204B指定JSPAT、JTSPAT和經(jīng)過修改的RPAT作為建議測試圖案，而OIF-CEI-02.0規(guī)范則采用PRBS31圖案。

除了所需的PHY測試外，還可執(zhí)行額外的PHY測試——一些OIF-CEI-02.0規(guī)范或者JESD204B規(guī)范的PHY部分未列出的測試。比如，可以參考其他SerDes兼容性測試規(guī)范，并采用諸如對內(nèi)偏斜(針對Tx)和對內(nèi)偏斜容差(針對Rx)等測試。提到這些并不是為了建議將這些測試納入JESD204B規(guī)范中，因為確保JESD204B兼容性不需額外的PHY測試；提到這些內(nèi)容的目的是為了提醒人們：如果某個PHY測試失敗，可以使用其他PHY測試來幫助了解失敗的原因。

確定測試列表后，可從JESD204B規(guī)范獲得關(guān)于這些測試的限制。只需記住存在三類限制：LV-OIF-11G-SR、LV-OIF-6G-SR和LV-OIF-SxI5。某個特定的JESD204B器件可支持多種限制。這種情況下，應測試元件支持的全部限制。

JESD204B PHY測試可能產(chǎn)生的一種混淆與抖動術(shù)語有關(guān)。JESD204B和OIFCEI-02.0規(guī)范使用不同的術(shù)語，因而不同測試設(shè)備供應商使用的術(shù)語也有所不同。典型抖動圖如圖1所示。測試設(shè)備生產(chǎn)商的術(shù)語依據(jù)工業(yè)標準雙Dirac抖動模型。這種術(shù)語上的不同可能會影響測試步驟，而抖動又是非常棘手的問題。表1顯示的是我們翻譯的抖動術(shù)語(JESD204B規(guī)范使用的抖動術(shù)語和測試設(shè)備供應商有所不同)。

?

圖1. 典型抖動圖，包括識別有界不相關(guān)抖動(BUJ)

JESD204B PHY測試的另一處可能混淆的地方是數(shù)據(jù)速率超過11.1 Gbps的眼罩。JESD204B規(guī)格中，對于高于11.1 Gbps的數(shù)據(jù)速率，應使用11.1 Gbps歸一化位時間。因此，如果工作速率為12.5 Gbps(位周期為80 ps)，則應使用11.1 Gbps(90.9 ps)位周期。這里的問題是，眼罩可以始于UI的邊緣，也可以始于UI中心，而JESD204B并未明確定義其起始參照點。如果參照點是UI中心，則在12.5 Gbps時眼罩比一般情況下要大，因而Tx更不容易通過，但便于Rx工作。如果參照點是UI邊緣，則在12.5 Gbps時眼罩比一般情況下要小，因而Tx更容易通過，但不利于Rx工作。在這個問題得到解決以前，建議對兩個眼罩選項分別進行測試，以保證兼容性。

時序測試
列出JESD204B的完整時序測試列表是非常困難的。在整個規(guī)范中，至少定義了十幾種時序圖，而且無法很快確定Tx、通道或Rx各自對應的時序。此外，某些時序僅適用于特定的子類(0、1或2)。如果只是簡單地將時序規(guī)格整合到一張表格內(nèi)，那么官方兼容性測試規(guī)范將起到非常大的作用。只要花一些時間系統(tǒng)地了解這些時序規(guī)范，就不會產(chǎn)生混淆。

對于系統(tǒng)開發(fā)人員來說，有關(guān)時序的一個好消息是，為JESD204B元件設(shè)定時序比從規(guī)格中直接獲取相關(guān)信息更容易了。對于子類0和2來說，只需指定器件的時鐘到SYNC~時序。對于子類1而言，只需指定器件的時鐘到SYSREF時序。

協(xié)議測試
對于PHY測試，沒有官方的JESD204B協(xié)議測試列表。因此，用戶需自行瀏覽規(guī)范內(nèi)容，并編寫待測功能列表。本節(jié)羅列了大量推薦協(xié)議測試，并給出簡要說明。

有一類協(xié)議測試專門測試序列。對于PHY測試，JESD204B發(fā)送器必須要能夠輸出JSPAT并修改RPAT圖案。從協(xié)議角度來看，需驗證這些圖案的正確性。JESD204B接收器以及JTSPAT圖案同樣如此?；蛘撸绻С諴RBS圖案，那么也需對其進行驗證。下一步是短傳輸層和長傳輸層圖案。這些內(nèi)容可以證明鏈路通過傳輸層后工作正常，以幫助系統(tǒng)開發(fā)人員進行系統(tǒng)調(diào)試。就元件制造商而言，需針對器件支持的每一種工作模式驗證這些傳輸層圖案；考慮到鏈路配置變量的數(shù)目，這將會產(chǎn)生大量的不同情況。

有關(guān)協(xié)議測試帶來的一個問題是如何在12.5 Gbps下完成。一種建議的解決方案是使用帶串行數(shù)據(jù)解碼器的高速示波器?，F(xiàn)在很多高端示波器都配備了專用觸發(fā)芯片，觸發(fā)8b/10b數(shù)據(jù)，以支持JESD204B。圖3顯示JESD204B數(shù)據(jù)通道在6 Gb/s下的串行解碼，位置是初始通道對齊序列(ILAS)的起點。

圖2. 在6 Gbps下對JESD204B數(shù)據(jù)通道進行串行解碼，并顯示ILAS序列的起始

另一組協(xié)議測試可圍繞ILAS構(gòu)建。ILAS作為整體而言非常復雜，因此將其分配到各獨立的元件能讓協(xié)議測試更有意義。下列測試示例可用于發(fā)送器的測量，驗證其工作情況。多幀長度正確嗎？是不是每個多幀都以/R/控制碼開頭，以/A/控制碼結(jié)尾？/Q/控制碼是否位于正確的位置？鏈路配置數(shù)據(jù)及其位置是否正確？ ILAS含有數(shù)據(jù)，是真的嗎？ILAS持續(xù)幾個多幀？是否所有通道上的ILAS都相同？顯然，圍繞ILAS序列展開的協(xié)議測試具有很大的潛力。

JESD204B沒有太多握手，但如果有的話就能被測試。取決于子類，可執(zhí)行一系列測試。由于SYNC~信號可用作初始握手、錯誤報告以及鏈路再初始化，Tx和Rx元件是否正確執(zhí)行相應的功能？ Rx置位SYNC~是否始于正確的時間，且持續(xù)正確的時間？ Tx是否根據(jù)SYNC~置位的持續(xù)時間而作出正確的反應？ 由于通過鏈路發(fā)送的數(shù)據(jù)同樣參與了握手(比如ILAS)，其內(nèi)容是否正確，并對應于SYNC~時序？