系統(tǒng)軟件的設(shè)計(jì)

LTC1865與TMS320F2812的McBSP進(jìn)行高速串行通信的軟件設(shè)計(jì)流程圖如圖4所示。首先對(duì)TMS320F2812系統(tǒng)初始化，包括初始化PLL模塊倍頻寄存器PLLCR和低速外設(shè)分頻寄存器LOSPCP的配置；然后對(duì)McBSP進(jìn)行初始化，配置相應(yīng)的寄存器，使其工作在時(shí)鐘停止模式；進(jìn)入死循環(huán)后，首先發(fā)送CH1通道或者CH0的配置字（通道CH0的配置字為0xc003，通道CH1的配置字為0x8002），等待SPCR1寄存器的位RRDY為1時(shí)（即接收器已經(jīng)準(zhǔn)備好），就可以接收寄存器DDR內(nèi)容讀取數(shù)據(jù)。

在軟件設(shè)計(jì)中，最重要部分之一就是McBSP模塊的初始化。表2給出了McBSP配置為SPI主設(shè)備相關(guān)寄存器的位的設(shè)置。用于時(shí)鐘停止模式的幀同步信號(hào)作為從設(shè)備的使能信號(hào)時(shí)，在整個(gè)發(fā)送過(guò)程中都是有效的。每個(gè)信息包的長(zhǎng)度可設(shè)置為8位、12位、16位、20位、24位或32位。接收信息包長(zhǎng)度由RCR1的RWDLEN1位選擇；發(fā)送信息包長(zhǎng)度由XCR1的XWDLEN1位選擇。在時(shí)鐘停止模式中，XWDLEN1的值必須等于RWDLEN1的值，因?yàn)镸cBSP的發(fā)送和接收電路同步于一個(gè)時(shí)鐘。

結(jié)合本系統(tǒng)的硬件設(shè)計(jì)，對(duì)McBSP配置如下

（1）工作時(shí)鐘為DSP內(nèi)部的LOPCLK時(shí)鐘，并設(shè)定SRGR2和SRGR1寄存器來(lái)對(duì)時(shí)鐘進(jìn)行分頻。

（2）接收和發(fā)送的數(shù)據(jù)延時(shí)為1個(gè)工作時(shí)鐘。

（3）McBSP工作模式為時(shí)鐘停止模式。

（4）數(shù)據(jù)的對(duì)齊模式為右對(duì)齊。

（5）McBSP的字長(zhǎng)為16位。

（6）啟動(dòng)發(fā)送寄存器。

注意：即使是多個(gè)碼字連續(xù)地傳輸，在1個(gè)信息包傳輸完以后，CLKX信號(hào)總是停止的，且FSX信號(hào)返回?zé)o效狀態(tài)。當(dāng)進(jìn)行連續(xù)的信息包傳輸時(shí)，每個(gè)信息包傳輸之間會(huì)出現(xiàn)2位周期的最小間隔時(shí)間。

初始化部分程序如下：

//

voidInitMcbsp（void）

{

int i；

EALLOW；

GpioMuxRegs.GPFMUX.bit.MDRA_GPI0F13=1；

GpioMuxRegs.GPFMUX.bit.MDXA_GPI0F12=1；GpioMuxRegs.GPFMUX.bit.MCLKXA_GPI0F8=1；

GpioMuxRegs.GPFMUX.bit.MFSXA_GPI0F10=1；//定義McBSP功能模塊EDIS；

McbspRegs.SPCR2.all=0x0000；

McbspRegs.RCR2.all=0x0001；//設(shè)置接收數(shù)據(jù)延遲為1位McbspRegs.RCR1.all=0x0000；

McbspRegs.XCR2.all=0x0001；//設(shè)置發(fā)送數(shù)據(jù)延時(shí)為1位；McbspRegs.XCR1.all=0x0000；

McbspRegs.SRGR2.all=0x2008；//使用內(nèi)部的時(shí)鐘，L0PCLK//時(shí)鐘，設(shè)置幀周期為8個(gè)，CLKG周期

McbspRegs.SRGR1.all=0xffff；//設(shè)置采樣速率生成器分//頻系數(shù)為256McbspRegs.MCR2.all=0x0000；

McbspRegs.MCR1.all=0x0000；

McbspRegs.SPCR1.all=0x1800；//設(shè)置工作在時(shí)鐘停止模//式，上升沿啟運(yùn)時(shí)鐘帶有延時(shí)McbspRegs.PCR1.all=0x0F0A；//設(shè)置發(fā)送幀同步模式，//發(fā)送時(shí)鐘模塊McbspRegs.PCR1.bit.CLKXP=1；

McbspRegs.PCR1.bit.CLKRP=0；

McbspRegs.SPCR1.bit.DXENA=1；//DX使能器開(kāi)啟McbspRegs.SPCR1.bit.RJUST=0；//Right justify word

McbspRegs.SPCR2.bit.GRST=1；McbspRegs.RCR1.bit.RWDLEN1=2；//16bitword

McbspRegs.XCR1.bit.XWDLEN1=2；//16bitword

McbspRegs.SPCR2.bit.XRST=1；//enableXRST/RRST

McbspRegs.SPCR1.bit.RRST=1；for（i=0；i《1000；i++）；

McbspRegs.SPCR2.all1=0x00c0；

//OnlyenableFRST，GRST