降低工作電壓

　　微縮芯片尺寸通常能夠降低工作電壓，從而實(shí)現(xiàn)節(jié)能。例如，三星公司（Samsung）最新的20nm‘綠色存儲器’芯片透過將工作電壓從1.5V降低至1.35V，以節(jié)省67%的功耗。

　　處理器和邏輯電路的工作電壓甚至低于存儲器元年，但工作電壓降低至1V以下時(shí)就不可避免地必須進(jìn)一步改善半導(dǎo)體制程。IBM、英特爾（Intel）、三星、TI、臺積電（TSMC）和其他每家半導(dǎo)體制造商均持續(xù)改善制程，以便能在更低電壓下作業(yè)，不過，過去幾個(gè)制程世代以來的進(jìn)展速度已開始減緩。

　　其關(guān)鍵在于晶體管導(dǎo)通的閾值電壓在使用不同晶圓時(shí)是不一致的，因?yàn)樵诟蟪叽鐣r(shí)制程的變化可以忽略。而由于在特定電壓下關(guān)斷狀態(tài)的漏電流在不同閾值時(shí)有很大的變化，因此理想芯片實(shí)際上要使用根據(jù)其特性定制的供電電壓。

　　英特爾公司聲稱已具有更好的解決方案──這是該公司花費(fèi)近十年時(shí)間進(jìn)行完善的一種方案。英特爾采用了所謂三柵極（tri-gate）的3D FinFET晶體管架構(gòu)，這種架構(gòu)以三維方式在晶體管通道周圍環(huán)繞三個(gè)金屬柵極，使晶體管處于這些柵極的電場之下。這種技術(shù)可以抵銷阻止工作電壓低于1V的制程變化。

　　“我們已經(jīng)成功地展示我們的三柵極晶體管結(jié)構(gòu)，可將工作電壓減少到0.7V范圍，而且還能做得更低。”英特爾公司資深工程師Mark Bohr指出，“這些都是具有更陡峭次閾值斜率的完全耗盡型晶體管，可以更小的漏電流更快切斷，同時(shí)以更低閾值導(dǎo)通電壓。”

　　資金雄厚的半導(dǎo)體制造商們專注于模擬英特爾公司的3D架構(gòu)，但一些新創(chuàng)企業(yè)則致力于研發(fā)新型平面制程，針對缺乏時(shí)間和資金來完善3D架構(gòu)的半導(dǎo)體制造商重啟電壓調(diào)整進(jìn)程。例如SuVolta公司已經(jīng)發(fā)明出一種用于標(biāo)準(zhǔn)CMOS產(chǎn)品線的超低電壓平面制程。

　　圖2：透過采用未摻雜晶體管通道（位于中間的白色區(qū)域，在淺綠色的輕摻雜閾值區(qū)以及深綠色的重?fù)诫s篩選區(qū)上方），SuVolta公司的平面CMOS制程可望使半導(dǎo)體電壓進(jìn)一步降低。

　　來源：SuVolta公司

　　SuVolta并未使用3D柵極耗盡型晶體管，改而采用一種未摻雜通道（帶摻雜的閾值和保護(hù)帶）以避免摻雜中的變化。深度耗盡型通道制程可在標(biāo)準(zhǔn)的平面CMOS產(chǎn)品線上實(shí)現(xiàn)。

　　“透過使用平面深度耗盡型通道制程，我們已成功展示供電電壓可降低到0.6V，未來還能夠降得更低。”SuVolta公司技術(shù)長Scott Thompson透露。

　　SuVolta還取得了第一個(gè)授權(quán)協(xié)議──富士通半導(dǎo)體，該公司將在今年稍晚進(jìn)行量產(chǎn)。有關(guān)該重要授權(quán)交易的進(jìn)一步聲明可望在2012年稍晚發(fā)布。