低噪聲雙通道 100MHz PCIe 時鐘發(fā)生器
| Function | Clock generator |
| Number of outputs | 2 |
| Output frequency (Max) (MHz) | 1296 |
| Core supply voltage (V) | 3.3 |
| Output supply voltage (V) | 3.3 |
| Input type | LVPECL |
| Output type | LVDS |
| Operating temperature range (C) | -40 to 85 |
| Features | 3.3-V VCC/VDD, Pin programmable |
| Rating | Catalog |
- 包括鎖相環(huán)路 (PLL)、壓控振蕩器 (VCO)、和回路過濾器的集成型低噪聲時鐘生成器
- 2 個低噪聲 100MHz 時鐘（低電壓正射極耦合邏輯 (LVPECL)，低壓差分信號 (LVDS)，或者低壓 CMOS (LVCOMS) 對）
- 支持高速電流控制邏輯 (HCSL) 信號傳輸電平
（交流耦合） - 典型周期抖動：峰值到峰值 (pk-pk) 21ps
- 典型隨機抖動：510ps RMS
- 由引腳設定的輸出類型
- 支持高速電流控制邏輯 (HCSL) 信號傳輸電平
- 附加單端 25MHz 輸出
- 集成晶振輸入接受
25MHz 晶振 - 輸出使能引腳，可關斷器件和輸出
- 32 引腳 5mm × 5mm 超薄型四方扁平無引線 (VQFN) 封裝
- 靜電放電 (ESD) 保護超過 2000V 人體模型 (HBM) 和 500V 帶電器件模型 (CDM)
- 工業(yè)溫度范圍（-40°C 至 85°C）
- 3.3V 電源
應用范圍
- PCI Express
1 代、2 代和 3 代的基準時鐘生成 - 通用計時
All trademarks are the property of their respective owners.
CDCM9102 是一款為諸如 PCI Express的通信標準提供基準時鐘而設計的低抖動時鐘生成器. 該器件最高支持 PCIE 3 代，易于配置和使用。CDCM9102 提供 2 個 100MHz 差分時鐘端口。這些端口支持的輸出類型包括 LVPECL，LVDS，或者一對 LVCMOS 緩沖器。HCSL 信號傳輸由交流耦合網絡提供支持。用戶配置捆綁器件引腳所需的輸出緩沖器類型。此外，提供一個單端 25 MHz 時鐘輸出端口。這一端口的使用包括通用計時、計時以太網物理層 (PHY)、或者為附加的時鐘生成器提供一個基準時鐘。所有生成的時鐘來自一個單一外部 25MHz 晶體。
