摘 要：本文選擇了一種新穎的圖像縮放算法進行FPGA硬件實現。該算法基于奇偶分解的思想，具有復雜度低、硬件需求小和縮放效果良好等突出優點。首先利用MATLAB對該算法進行了功能驗證，然后用縮放耗時、PSNR、邊緣模糊等級和脈沖噪聲等指標評估基于該算法圖像處理效果。與傳統時域算法作對比，對比結果表明該算法在處理效果和運算速度上的優異性。基于Zedboard開發板，運用Vivado HLS高級綜合工具將算法的C程序綜合成硬件IP，并搭建了包含ARM處理器和VGA等模塊的軟硬協同驗證系統。實驗驗證了圖像縮放算法硬件設計的正確性和實用性。

?

1. 引言

數字圖像處理因其廣泛應用于社會生活的各個領域，而成為了研究的熱點。圖像縮放是數字圖像處理中的一項基本而又關鍵的操作，多數圖像與視頻幀都是以壓縮的格式進行存儲和傳送，以降低存儲資源的占用，提高數據傳輸的效率。針對不同的應用，用戶通常需要不同分辨率的圖像。例如，在圖像數據傳輸過程中為節省帶寬，則通常需要發送低分辨率的圖像，而當接收到圖像后，進行顯示時又很希望看到高分辨率的圖像。盡管存在各種數據壓縮軟件，但數據的壓縮仍是有限的，而且數據的壓縮很可能已經對圖片造成了一定的損壞，并不能確保圖片關鍵信息的保留。圖像縮放算法有很多，總體可分為基于時域和頻域兩大類算法，在時域圖像縮放方法中，主要有最近鄰域算法、雙線性插值算法和雙三次線性插值等。雖然它們在改善圖像縮放處理后的失真度上逐漸增強，但其不斷下降的運算速度也成為了不容忽視的問題(特別在視頻幀放大中，圖片的切換頻率限制了縮放算法的可執行時間)。

這些算法中，有的通過PC機上的MATLAB、C等高級語言實現，有的基于ARM等嵌入式處理器實現，而有的則是基于FPGA這類芯片進行硬件的實現。由于PC機和ARM屬于多任務的操作系統，通過軟件編程實現縮放算法是其常用的圖像縮放處理手段。系統代碼解析和串行執行，以及多任務的切換等因素會嚴重降低圖像縮放效率和實時數據顯示，頻繁的圖像縮放會給系統的正常運行造成相當大的負擔。因此，本文重點研究第三種圖像縮放實現方法，充分利用FPGA的并行運算、高集成度、可編程和低成本特性，編程實現縮放算法的硬件結構和IP生成，為進一步實現專用圖像縮放處理芯片的開發和應用提供幫助，以釋放處理器，提高圖像縮放質量和效率。

在綜合考慮圖片處理效果、運算速度和硬件資源需求后,本文選擇了由Hoon Yoo和Byong-Deok Choi共同提出的算法[1] ——基于奇偶分解的分段加權插值的圖像縮放算法(簡稱WLI算法)進行硬件實現。

WLI算法借助于奇偶分解的理論，基于16個相關點實現了圖像中新點值的確立。本課題基于Xilinx的全可編程器件Zedboard，利用vivado hls高級綜合工具編寫可綜合的c程序，實現了WLI縮放算法的硬件IP設計，利用開發板實際縮放操作驗證了硬件縮放的高效率和低時間耗用特征，并通過圖像縮放的VGA對比顯示實驗對設計進行了驗證。同時，設計實現的IP也可以為圖像處理的SoC復用，降低SoC的開發難度。

2. 圖像插值算法及MATLAB仿真

2.1. 傳統插值算法

本文分別選取了最簡單的、基于四個相關點的最近鄰插值算法；有二階線性運算參與的雙線性插值算法；以及最復雜多浮點運算的雙三次插值運算作為對比算法，通過多種圖像質量和效率評價方法，來評估WLI算法的優劣性(具體算法實現參考 [2] 相關內容)。

2.2. WLI算法

WLI算法應用奇偶分解的思想，將一維縮放中相關的四個點進行奇偶分解(奇部和偶部的相關點值分解后的關系示例見圖1)。從定義上分析，奇部向量在頻域圖像數據處理中是一個高通濾波結構，相比于偶部向量，它具有更強的噪聲。而噪聲和高頻信號對該部分的影響往往會掩蓋該部分對正確縮放的像素點取值的貢獻，所以為盡量避免奇部向量中攜帶的噪聲等參量對縮放質量造成損害，對它進行簡單的線性化操作，得出公式(1)的處理方案。

因為偶部向量對稱的特性，其對縮放點的最終取值具有很大的影響度。直接的線性擬合雖然具有運算簡單的特點，但正如圖2所示，這會使得圖片點值的變化太快，影響視覺效果。為使該部分的取值具有緩慢變化的特征，基于平滑曲線的原型方程是一個很好的選擇，但曲線的復雜運算帶來的資源耗用往往使算法縮放得不償失。因此，引文對此部分的曲線公式進行分析討論，巧妙的引入w參數完成了運算方法的降次和近似，如圖2所示，最終得出同樣是一次方程的擬合曲線圖像插值計算公式(2)。