暫且假設(shè)開(kāi)始時(shí)遞增/ 遞減計(jì)數(shù)器的當(dāng)前狀態(tài)是一個(gè)代表試驗(yàn)角度(trial angle)ψ 的數(shù)值。轉(zhuǎn)換器設(shè)法調(diào)整數(shù)字角度ψ，使其一直等于并跟蹤所測(cè)量的模擬角度θ。

分解器的定子輸出電壓為：
V1= V sinωt sinθ
方程 1
V2= V sinωt cosθ
方程 2

其中θ 是分解器轉(zhuǎn)子的角度。數(shù)字角度ψ 應(yīng)用到余弦乘法器，其余弦乘以V1 得出下式：
V sinωt sinθ cosψ.
方程 3

數(shù)字角度ψ 另外還應(yīng)用到正弦乘法器，乘以V2 得出下式：
V sinωt cosθ sinψ.
方程 4

這兩個(gè)信號(hào)由誤差放大器相減求得出波形的誤差信號(hào)：
(V sinωt sinθcosψ – V sinωt cosθ sinψ)
方 程 5
V sinωt (sinθ cosψ- cosθ sinψ)
方程 6

根據(jù)三角恒等式，其簡(jiǎn)化為：
V sinωt [sin (θ -ψ)]
方程 7

檢測(cè)器采用分解器的轉(zhuǎn)子電壓作為基準(zhǔn)同步解調(diào)此AC 誤差信號(hào)。這會(huì)產(chǎn)生與sin (θ-ψ) 成正比的DC 誤差信號(hào)。

DC 誤差信號(hào)饋送到積分器，其輸出驅(qū)動(dòng)一個(gè)由電壓控制的振蕩器。而VCO 會(huì)導(dǎo)致遞增/ 遞減計(jì)數(shù)器按正確方向計(jì)數(shù)，從而在一次計(jì)數(shù)中產(chǎn)生：
sin (θ-ψ)→0.
方程 8
當(dāng)取得此結(jié)果，則：
θ -ψ→0,
方程 9
因此，
θ = ψ
方程 10

因此，計(jì)數(shù)器的數(shù)字輸出ψ 代表著角度θ。鎖存器可以在不中斷回路跟蹤情況下實(shí)現(xiàn)此數(shù)據(jù)向外部的傳輸。

此電路等效于2 型伺服回路，因?yàn)樗鼘?shí)際上有兩個(gè)積分器。一個(gè)是累計(jì)脈沖的計(jì)數(shù)器；另一個(gè)是位于檢測(cè)器輸出端的積分器。在具有恒定旋轉(zhuǎn)速度輸入的2 型伺服回路中，輸出數(shù)字字連續(xù)跟隨或跟蹤該輸入，而無(wú)需外部導(dǎo)出轉(zhuǎn)換。

RDC 典型實(shí)例：SD-14621

SD-14621 是數(shù)據(jù)設(shè)備公司（DDC）生產(chǎn)的小型低成本RDC。它有兩條具備可編程分辨率控制功能的信道。分辨率編程功能允許選擇10、12、14 或16 位模式[4]。此功能允許低分辨率高速跟蹤或者更高分辨率支持更高精度。由于其大小、成本、精度與多功能性，此轉(zhuǎn)換器適用于高
性能軍用、商用及位置控制系統(tǒng)。

器件的運(yùn)行需要一個(gè)+5V 電壓。轉(zhuǎn)換器有兩個(gè)對(duì)模擬地為±4V 電壓范圍的速度輸出（VEL A、VEL B），可用于替代轉(zhuǎn)速計(jì)。為兩條信道（/BIT A 與/BIT B）提供兩個(gè)內(nèi)置測(cè)試輸出，以指示信號(hào)丟失（LOS）。

此轉(zhuǎn)換器由三大部分組成：輸入前端、誤差處理器和數(shù)字接口。前端對(duì)于同步器、分解器和直接輸入端有所不同。電子Scott-T 用于同步器輸入，分解器調(diào)節(jié)器用于分解器輸入，而正弦與余弦電壓跟隨器用于直接輸入端。這些放大器可以饋送高精度控制變壓器（CT）。CT 的另一個(gè)輸入是16 位數(shù)字角度ψ，其輸出是兩個(gè)輸入之間的模擬誤差角度或差分角度。CT 采用放大器、交換機(jī)、邏輯電路與電容器以查準(zhǔn)率執(zhí)行SINθ COSψ - COSθ SINψ =Sin(θ-ψ) 的三角函數(shù)計(jì)算。

與常規(guī)精密電阻器相比，這些電容器按查準(zhǔn)率使用，以獲得更高精度。另外，這些電容器（與運(yùn)算放大器一起用作計(jì)算元件）進(jìn)行高速采樣，以消除偏移和運(yùn)算放大器偏差。

DC 誤差處理進(jìn)行積分運(yùn)算，然后得到驅(qū)動(dòng)電壓控制振蕩器的速度電壓。此VCO 與速度積分器結(jié)合在一起構(gòu)成遞增積分器：一種2 型伺服反饋回路。

基準(zhǔn)振蕩器

我們?cè)O(shè)計(jì)中采用的OSC-15802 功耗振蕩器也是DDC 公司提供。此器件適用于RDC、同步器、LVDT 和感應(yīng)式傳感器應(yīng)用[5]。頻率與振幅輸出可以分別由電容器和電阻器編程。輸出頻率范圍介于400Hz~10kHz 之間，輸出電壓為7Vrms。圖4 顯示了器件的方框圖。

圖3 – SD-14620方框圖（單信道）

圖4 – OSC-15802基準(zhǔn)振蕩器方框圖

饋送到分解器和RDC 的振蕩器輸出用作基準(zhǔn)信號(hào)。

FPGA的I/O電壓為3.3V，而RDC的電壓為5V。我們采用電壓收發(fā)器實(shí)現(xiàn)兩個(gè)器件之間的電壓兼容。

VIRTEX-5 FX30T FPGA 與RDC 接口

我們?cè)谠O(shè)計(jì)中采用賽靈思Virtex?-5 FX30T FPGA [6]。FPGA 的I/O 電壓為3.3V，而RDC 的電壓為5V。因此我們采用電壓收發(fā)器來(lái)實(shí)現(xiàn)這兩個(gè)器件之間的電壓兼容。通過(guò)賽靈思提供的GPIO IP 核與FPGA 建立內(nèi)部連接，如圖5 所示。

圖5 – RDC與Virtex-5 FPGA的接口（單信道）