2．3? DSP串口的接發(fā)配置和DMA的設置

??? 系統(tǒng)實現關鍵在FFT的實現和DSP串口的接發(fā)配置和DMA的設置。這里詳細說明串口和DMA的設計方法。

　　系統(tǒng)用Mcbsp1發(fā)送數據，用Mcbsp2來接收數據，為了不占用過多的CPU資源，用DMA的4通道來傳送數據給串口，用5通道來接收數據。對于DMA和Mcbsp的使用主要是寄存器的配置問題，在這些配置當中可以對工作模式等一系列東西進行設置。現分別介紹如下：

　　對于Mcbsp來說，接收和發(fā)送可以配置在一起，采用了DSP自身帶有的CSL庫函數，它對寄存器的配置是通過結構體來定義的，可以方便的修改成自己所需要的模式。

　　在進行將DSP片內數據地址賦DMA中的地址時要注意，DMA中數據是以byte為單位存儲的，存儲的最小數據單位上byte，而片內存儲區(qū)間是以word為單位的，所以將地址交過去時，要將地址右依、移1位。如：

　　srcAddrHi = (Uint16)(((Uint32)(dmaXmtConfig.dmacssal)) >> 15) & 0xFFFFu;

　　srcAddrLo = (Uint16)(((Uint32)(dmaXmtConfig.dmacssal)) << 1) & 0xFFFFu;

　　dstAddrHi = (Uint16)(((Uint32)(dmaXmtConfig.dmacdsal)) >> 15) &0xFFFFu;

　　dstAddrLo = (Uint16)(((Uint32)(dmaXmtConfig.dmacdsal)) << 1) & 0xFFFFu;

　　在進行中斷處理是時，要注意執(zhí)行的順序，首先要保存原來的中斷向量表，再清除原來的中斷，然后將局部中斷允許位開放（即關屏蔽位），開全局中斷，最后將中斷服務程序填入中斷向量表。

　　old_intm = IRQ_globalDisable();

　　IRQ_clear(xmtEventId);

　　IRQ_enable(xmtEventId);

　　IRQ_setVecs(0x10000);

　　IRQ_plug(xmtEventId,&dmaXmtIsr);

　　在程序任務完成之后，還要記得還原中斷，關掉Mcbsp和DMA。

??? MCBSP_close(hMcbspr);

??? DMA_close(hDmaRcv);

　　DMA_close(hDmaXmt);

　　DMA_stop(hDmaXmt);

　? IRQ_disable(xmtEventId);

　　DMA_stop(hDmaRcv);

　? IRQ_disable(rcvEventId);

　　在設定的控制字下，串口1將以CPU時鐘頻率的1/70發(fā)出幀定位信號，寬度為一個碼元長度，上升沿有效，以幀定位信號的1/80發(fā)出時鐘定位信號（因為一幀有80個元素），也是上升沿有效，發(fā)送元素是32bit的數，這是因為發(fā)散的數據是復數，分為虛部和實部，先放實部后放虛部，所以一個元素是32個bit。

　　串口2是接收端，接收外部幀同步信號和時鐘同步信號用來同步。外部傳來的各種信號和數據格式和串口1發(fā)送的相同，不過收的時鐘定位信號是下降沿有效。

??? 在DMA方面，通道4是發(fā)送通道，通道5是接收通道，同步事件分別是發(fā)送串口和接收串口，在一個數據串口接收到了后會發(fā)中斷給DMA，使其接收數據或傳下一個數據，所以在發(fā)端，需要手工先送一個數據過去。

　　3? 性能分析

　　可靠性以外，速度是一個通信系統(tǒng)最重要的評估因素，而數據的處理速度在很大程度上限制了傳輸速度，成為了提高系統(tǒng)速度的瓶頸。在設計中對系統(tǒng)傳輸由于是用DMA和Mcbsp的結合使用，速度超出了其他程序的執(zhí)行速度，只要傳輸在主函數的執(zhí)行時間內完成就不會造成系統(tǒng)的阻塞，所以這部分只測試和評估各程序的執(zhí)行速度，傳輸的時鐘定位脈沖是對CPU時鐘的35分頻遠遠快于處理速度，忽略它的測試不會對整個測試有很大影響。

　　系統(tǒng)數據的傳輸速度達到100kbit/s，傳輸只要在上次數據處理完前完成就可以不計算傳輸的速度，所以按照我們的預期速度，和我們DSP的CPU時鐘140MHz，可以算出所有的數據要在多少條指令周期內完成才不會對下一階段的任務產生影響，而CCS就有專門的測試工具幫助我們測試執(zhí)行的指令周期。期望的最大執(zhí)行周期為140÷125×64=71680條指令周期。

　　由CCS自帶的時間測試是以執(zhí)行周期為單位的，在程序沒有進行編譯優(yōu)化時，我們測試得各部分和主函數的執(zhí)行速度如圖2所示：

?

　　圖2 未優(yōu)化前的程序執(zhí)行時間測試結果

　　在此結果中，我們可以看到main函數的執(zhí)行時間是39786個指令周期，完全可以滿足前面算出的最大指令執(zhí)行周期。順便一提，在這個測試工具中還可以看到所編譯的程序代碼的大小。

　　在由CCS自帶的優(yōu)化工具進行調試的優(yōu)化后（即o2優(yōu)化），程序代碼的長度和執(zhí)行時間還可以大大的縮短。其結果見圖3所示：

?

圖3 用參數o2優(yōu)化后的程序測試

　　比較圖2和圖3，可以看出經過優(yōu)化后的程序不僅在代碼長度上減少了進40%，在執(zhí)行速度上更是提高了2倍以上，有的子程序甚至提高了4－5倍。系統(tǒng)效率有了很大的提高，并且有較大的余量來實現其他任務。

　　4? 結論

　　實現了OFDM系統(tǒng)基帶系統(tǒng)的DSP實現，實現基帶信號的發(fā)送與接收。考慮到物理層的時延要求和實現的復雜度，本系統(tǒng)采用串口和DMA結合的方法，對信號幀進行處理，將DSP核心處理單元解放出來，能完成復雜的信號處理任務。我們設計的系統(tǒng)數據的傳輸速度達到100kbit/s，如果要達到更高的傳輸速率，可以改用更先進的DSP型號。
?