?

　　可編程、可配置與IP篇

　　ECP5“打破陳規” 挑戰FPGA巨頭

　　在FPGA領域，與賽靈思（Xilinx）和Altera這兩個追求極致密度、超高傳輸速率、巨量晶體管數、最新工藝技術的巨頭不同，Lattice（萊迪思）走的是低成本、低功耗和小形狀因數之路。

　　Lattice總裁兼CEO Darin Billerbeck形容自身優勢時，用了快速和敏捷（Agility）這兩個詞，目的就是使用戶爭取到足夠快的上市時間。

　　他特別提到了兩個“最”產品。一個是號稱全球最小FPGA的iCE40，價格不到50美分，功耗最低25μW，1.4x1.48mmBGA封裝。

　　另一個是面向視頻安全監控、人機接口和移動終端的MachXO3，其每個I/O接口的成本不到1美分，2.5x2.5和3.8x3.8mm2的WLCS封裝。

　　Lattice方面表示，除了上面差異化技術外，將以最新開發出的ECP5 FPGA系列，在小型蜂窩網絡、微型服務器、寬帶接入、工業視頻等大批量應用中，向兩大巨頭的中低端產品發起挑戰。

　　一段時期以來，賽靈思和Altera一直宣稱要用FPGA取代ASIC和ASSP。而Lattice則表示要讓ECP5在10萬LUT以下的設計中，成為ASIC和ASSP的輔助設計伙伴，以彌補ASIC的成本問題和ASSP不夠靈活的缺陷。

　　Darin Billerbeck稱，ECP5系列在成本、功耗和密度3個方面“打破了陳規”：

　?、?.5萬~8.5萬LUT在提高提高設計靈活性的同時，比市場上其他競爭產品的成本最多降低了40%。在小型蜂窩基站中的應用如圖1所示。

?

　　圖1 ECP5系列在小型蜂窩基站中作為ASIC和ASSP的輔助設計

　?、谑褂脝瓮ǖ?.25Gpbs SERDES，即一路PCIe時，最低功耗約為0.25W（見圖2）。若采用4路PCIe，功耗也不到0.5W。靜態功耗在64~78mW。在150MHz典型應用中的功耗，比競爭產品最多降低30%。

　　圖2 ECP5系列在安防監控攝像機方案中，使用單通道3.25Gpbs SERDES，即一路PCIe時，功耗約0.25W。

　　在現場演示中，用Diamond軟件工具測得8.5萬LUT設計的典型功耗約315mW；2.5萬LUT時為264mW。

　?、?.5萬LUT和SERDES封裝在10x10mm2BGA內（見圖3），功能密度，即每平方毫米的LUT數量，比競爭產品高2倍以上。40nm工藝的ECP5系列比競爭產品28nm工藝的芯片尺寸還小。

　　圖3 ECP5系列采用10x10mm2BGA封裝，適于寬帶接入設備的智能小型可插拔（SFP）收發器方案。

　　據悉，ECP5預計將于2014年8月上市，并在2016年進入28nm工藝。

　　另外，市場方面，目前亞太地區營收占Lattice全球的60%，其中，中國占亞太區的70%。

　　神秘又熟悉的IP商

　　本次硅谷之旅第二天采訪的Arteris，是一家網絡芯片（Network-on-Chip）互連IP和工具供應商。盡管已有10多年的歷史了，但是它并不像處理器IP商ARM、MIPS、Tensilica、CEVA或Cadence、Synopsys那樣有很高的知名度，因而對于大多數電子工程師可能顯得有些神秘。

　　不過在半導體設計界，三星、高通、TI、飛思卡爾、ST、瑞薩電子、東芝和Altera等大牌都是Arteris的用戶。而且，中國大陸半導體設計三劍客海思、展訊、銳迪科，及全志科技、瑞芯微、珠海炬力和虹晶科技等不少公司，也采用了Arteris的FlexNoC互連IP進行SoC設計。據IHS iSuppli的調查報告，中國大陸多數半導體公司都得到了FlexNoC互連IP的授權。

　　最近，***創意電子（GUC）也得到了FlexNoC互連IP的授權，用于16nm移動設備應用處理器SoC IP驗證平臺的設計。

　　對于Arteris這樣既神秘又熟悉的廠商，在介紹其獨特技術之前，筆者覺得有必要對各位看官先普及一下它的歷史。

　　Arteris在2003年由3位法國人創立，總部設在巴黎。次年收到第一筆風險投資。2005年，現任董事長、總裁兼CEO K. Charlie Janac加盟，擔任CEO一職。2006年，第一個互連IP產品NoCSolution問世，并馬上就拿到了100萬美元的授權許可收入。

　　2007年，在得到由Synopsys領頭的新一輪投資后，把公司總部從巴黎搬到了硅谷。同年，TI的OMAP4應用處理器采用了NoCSolution的IP。2009年，第二代技術FlexNoC上市。隨后，得到了高通風險投資（歐洲）、ARM、日本Innotech等的第三輪投資。2010年，與三星和高通合作推出FlexLLI Interchip Link IP技術。

　　2011年，即公司成立的第8年，才開始盈利。2012年，全球60%的移動設計都采用了FlexNoC互連IP。2013年，在智能手機市場收獲頗豐。同年底，被高通以獨特的交易方式***了IP和工程團隊。2014年，Arteris宣布雇傭新的工程領導團隊。

　　下面就來看看Arteris的FlexNoC互連IP的獨到之處。

　　從事芯片設計的工程師都知道，高效的互連是SoC盈利的關鍵。同時，在競爭激烈的市場上，靈活的拓撲架構對產品差異化非常重要。

　　Arteris營銷副總裁Kurt Shuler幽默地表示：“Arteris is Switzerland?！睂@句話，不只是筆者，就連一位來自歐洲的資深媒體同行也大惑不解：“你們不是美國公司嗎？怎么又是瑞士的了？”

　　Shuler解釋道：“大家知道，瑞士是中立國。實際上我的意思是，Arteris是中立的。也就是說，我們自己不設計生產任何芯片，而是為所有的網絡芯片設計公司提供互聯IP，且與任何協議無關。雖然他們是競爭關系，但我們是中立的。”

　　這時，現場響起一片會意的笑聲。

　　他強調，Arteris的NoC互連IP技術可把用戶通常12~18個月的設計周期縮短到9~12個月（見圖4）。同時，NoC互連工具還可提升SoC的生產力（見圖5）。

　　圖4 Arteris的NoC互連IP技術可將設計周期縮短為9~12個月

　　圖5 NoC互連工具可提升SoC的生產力

　　具體地，NoC互連IP技術的工作頻率可達1GHz以上（見圖6），支持CPU到存儲器的高速數據傳輸；極低的連接延遲（見圖7）；易于布局布線等。

　　圖6 NoC互連IP技術支持1GHz以上的工作頻率和高傳輸帶寬

　　圖7 NoC互連IP技術具有極低的連接延遲特性

　　此外，與傳統的混合總線互連架構比，NoCIP架構的線路量少了50%，最高工作頻率也高于后者，帶寬提高了1倍，可連接上百個IP塊，功耗不到1W，延遲特性相當甚至更好。

　　Shuler表示，目前有56個用戶，85項流片及44個完整的芯片設計，用戶的芯片發貨量已達1億多片。

　　開辟一個嶄新的半導體市場

　　相比模擬、電源和分立器件300億美元以上的市場，FPGA和可編程微控制器分別有50多億和90多億美元的市場，Silego所在的可配置混合信號芯片（CMIC）市場潛在容量只有30億美元左右。

　　不過，Silego營銷副總裁John McDonald（見圖8）表示，可配置混合信號芯片或稱“可編程模擬技術”開辟了一個嶄新的半導體“藍?！笔袌?，正因為如此，這個市場的競爭不像前幾個市場那樣激烈。消費類、計算、通信和工業領域的廣泛應用需求正推動這個市場呈現出爆炸式增長的態勢。

　　圖8 Silego營銷副總裁John McDonald

　　Silego包括混合信號陣列GreenPAK、電源管理芯片GreenFET、定時產品GreenCLK和接口ASSP在內的4類芯片，近4年內的總出貨量已過10億，2012和2013年的出貨量更是分別達到了2.7億和4.2億。

　　目前最小的GreenPAK3采用1.6 mm x1.6 mm X0.55mm，12引腳STQFN封裝，其厚度比1美分硬幣還?。ㄒ妶D9）。在這樣小的芯片內，集成了模擬元件、數字邏輯、可編程互連架構、I/O及非易失性存儲器等。主要可用于替代4~8位MCU、膠合邏輯、電平轉換器和電壓監控器等?！肮こ處熡盟峁┑腉PAK開發工具，在幾分鐘內就可搞定所需的配置和編程?！盡cDonald表示。

　　圖9 GreenPAK3采用1.6x1.6mm212引腳STQFN封裝，厚度比1美分硬幣還薄。

　　GreenPAK3低成本、低功耗的特點，有助于在可穿戴設備、移動終端及PC市場上，實現差異化設計和產品快速上市。

　　另外，McDonald透露，Silego在中國設有一個研發中心。計劃在2014年推出8款新產品，同時，將進一步加強與英特爾和nVidia的合作關系。