摘要: 現代信號處理系統通常需要在不同處理器之間實現高速數據通信，SRIO協議由于高效率、低延時的特性被廣泛使用。本文研究了在FPGA和DSP兩種處理器之間實現SRIO協議的方法，并通過電路設計和利用處理器的開發工具編程實現了兩種處理器間的高速通信。經測試，該系統具有較高的傳輸效率。

引言
隨著高性能信號處理系統對運算速度、通信速率等要求的不斷提高，單獨的處理器(如FPGA或DSP)無法滿足高速實時信號處理的需求。TI公司的多核DSP處理性能強大，但是并行性不強，難以適應計算異常密集的應用，另外集成性的DSP接口也影響了數據傳輸的靈活性；FPGA具有極強的并行性，適合密集計算應用，而且可配置I/O和IP核支持多種數據傳輸接口，但FPGA的內部邏輯資源和存儲資源有限，并且開發難度大，實現復雜算法也比較困難。因此，結合多核DSP和FPGA的優勢，構建基于異構處理器的信號處理系統成為當前一種發展趨勢。異構處理器間的高速通信成為高速信號處理系統[1]的關鍵問題之一，本文基于SRIO協議設計和實現了DSP與FPGA之間的高速數據通信。

1異構處理器電路

1.1DSP處理器
在處理器領域，多核DSP在處理性能、功耗和面積上都有很大優勢，得到了廣泛應用。TI公司的8核處理器TMS320C6678[2]，基于KeyStone多核結構，具有高性能的浮點、定點計算能力，單核具有1 GHz的主頻，運算速度可達320 GMACS/160 GFLOPS。該DSP采用同構多核架構，每個核可以獨立地執行不同的計算任務,具有512 KB的私有內存。芯片具有4 MB共享內存供8個核心訪問，而且具有SRIO、PCIe等多種接口，能夠滿足各種數據傳輸的需求。

1.2FPGA處理器
FPGA因其功能強大、接口靈活，成為當前的主流處理器之一，FPGA與DSP芯片有機結合不僅能夠高效地實現復雜算法，而且還可以提高系統數據傳輸的效率和結構的靈活性。Xilinx公司Virtex6 LXT系列FPGA芯片XC6VLX550T，是一款具有高級串行數據傳輸功能的高性能邏輯器件，基于硬件GTX串行收發器，可以實現多種高速數據傳輸接口。采用SRIO IP核可以實現FPGA和DSP之間的SRIO協議通信。

1.3異構處理器電路互連
RapidIO[3]協議是一個開放的點對點分組交換標準，是面向嵌入式系統開發提出的高可靠、高性能、基于包交換的互連技術。串行RapidIO[4]（SRIO）是采用串行差分模擬信號傳輸的RapidIO協議，基于SerDes（Serialize Deserialize）技術，采用差分交流耦合信號(具有抗干擾能力強、速率高、傳輸距離較遠等優點)，所以SRIO是一個針對嵌入式系統應用的高性能、低引腳數的高速互連接口。

SRIO協議分為3層：邏輯層、傳輸層和物理層。邏輯層定義了操作協議；傳輸層定義了包交換、路由和尋址機制；物理層定義了電氣特性、鏈路控制和糾錯重傳等。SRIO是基于包交換的高速互連技術，其數據包是由包頭、有效的數據載荷和16位CRC校驗組成。包頭的長度根據包類型不同，可能為十幾到二十幾個字節，最大的有效載荷長度為256字節。由于包長度短，所以傳輸延時較小，硬件上也易于實現，適合數字信號處理場合對傳輸延時要求較高的應用。

TMS320C6678集成了支持SRIOv2.1通信協議的4通道SRIO接口，可以實現每條通路1.25 Gbps、2.5 Gbps、3.125 Gbps、5 Gbps的通信速率。XC6VLX550T的GTX模塊嵌入Serial RapidIO IP核，可支持線速率為1.25 Gbps，2.5 Gbps～3.125 Gbps，因此可實現異構處理器DSP與FPGA之間的SRIO高速串行通信。

為了最大程度地體現RapidIO串行接口的性能，本設計中采用3.125 Gbps的線速率，處理器之間采用4xSRIO連接方式， 1個1x接口即是一個差分對的一對讀/寫信號，一個4x接口即4個此類差分對的結合，因此采用4x SRIO連接可實現最高12.5 Gbps的數據傳輸速率。電路連接方式如圖1所示，只需要將DSP的TX、RX端口與FPGA的RX、TX端口對應相接，由于SRIO采用差分線對實現數據傳輸，所以需要在異構處理器的RX端口的差分線上串聯一個0.1 μF的電容，做交流耦合使用。

?

圖1 異構處理器連接方式

2 SRIO設計

DSP和FPGA作為SRIO連接的端點器件，兩者可互為從屬[5]。主設備需要管理通信的發起、配置、結束等一系列過程，從設備只需要被動地響應通信?；贒SP的編程比FPGA簡便，為了降低開發難度和工作量，采用DSP作為主設備，是通信的發起端；FPGA作為從設備，是通信的目的端。